[发明专利]一种基于FPGA的CRC校验方法和系统

权利要求书

1.一种基于FPGA的CRC校验方法，其特征是，所述方法包括如下步骤：

S1，接收待校验数据代码，并存储在一存储模块中；

S2，对待校验数据代码进行接收的同时，对待校验数据代码进行校验；

S3，如果校验正确则读取该待校验数据代码，并进入步骤S4对下一个待校验数据代码进行校验，否则进入步骤S5发送校验错误信息；

S4，接收下一个待校验数据代码，并存储在另一存储模块中，重复步骤S2和S3对待校验数据代码进行校验；

S5，发送校验错误信息并请求清除待校验数据代码。

2.如权利要求1所述的一种基于FPGA的CRC校验方法，其特征是，所述一存储模块和另一存储模块为交替存储数据的两个存储模块，且一存储模块和另一存储模块由存储选择模块控制。

3.如权利要求1所述的一种基于FPGA的CRC校验方法，其特征是，所述步骤S5包括如下步骤：

S51，中断存储有错误数据的当前存储模块的读写功能；

S52，将中断信号传输至CPU；

S53，CPU根据中断信号，确定是否重新读取原始数据代码；

S54，如果是，CPU发出重新读取原始数据代码的信号；

S55，向CPU发出清除数据的请求；

S56，CPU对错误数据进行处理。

4.如权利要求3所述的一种基于FPGA的CRC校验方法，其特征是，CPU发出重新读取原始数据的信号之后，所述方法还包括如下步骤：

根据所述重新读取原始数据代码的信号，发送端重新发送原始数据代码至另一存储模块中。

5.如权利要求3所述的一种基于FPGA的CRC校验方法，其特征是，所述CPU对错误数据进行处理的过程具体为：CPU清除存储模块中的错误数据。

6.如权利要求3所述的一种基于FPGA的CRC校验方法，其特征是，所述方法还包括如下步骤：

CPU发出重新读取原始数据代码的信号，所述信号中包含有原始数据代码的地址信息；

根据所述信号中原始数据代码的地址信息，发送端重新发送原始数据代码至另一存储模块中。

7.如权利要求1-6中任意一项所述的一种基于FPGA的CRC校验方法，其特征是，根据所要存储的数据代码的宽度和长度，确定存储模块的深度和宽度。

8.一种基于FPGA的CRC校验系统，其特征在于，包括：

第一存储模块(1)，用于接收待校验数据代码，并存储待校验数据代码；

CRC校验模块(2)，用于对待校验数据代码进行接收的同时，对待校验数据代码进行校验；

逻辑控制模块(3)，用于发送校验错误信息并请求清除待校验数据代码；

第二存储模块(4)，用于与第一存储模块(1)进行交替接收并存储下待校验数据代码；

存储选择模块(5)，用于控制所述第一存储模块(1)和第二存储模块(4)进行存储，以及对所述第一存储模块(1)或第二存储模块(4)进行读取中断。

9.如权利要求8所述的一种基于FPGA的CRC校验系统，其特征是，所述第一存储模块(1)、CRC校验模块(2)、逻辑控制模块(3)、第二存储模块(4)和存储选择模块(5)设置于同一FPGA芯片上。