[发明专利]金属层‑绝缘层‑金属层电容器及其形成方法在审
申请号: | 201710777336.2 | 申请日: | 2017-09-01 |
公开(公告)号: | CN107591388A | 公开(公告)日: | 2018-01-16 |
发明(设计)人: | 丁启源;王富中;杨双越;李建明 | 申请(专利权)人: | 格科微电子(上海)有限公司 |
主分类号: | H01L23/522 | 分类号: | H01L23/522 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 201203 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 金属 绝缘 电容器 及其 形成 方法 | ||
技术领域
本发明涉及一种金属层-绝缘层-金属层电容器及其形成方法。
背景技术
MIM(金属层-绝缘层-金属层)电容器是集成电路工艺中一种常见的片内电容器件。芯片中集成大面积MIM电容器时需要考虑其所占用的金属面积以及寄生阻抗对电路性能的影响。
常见工艺中的现有MIM电容器的剖面结构如图1所示,该MIM电容器由下至上包括第一金属层1、层间金属层2、第二金属层3,各金属层之间由绝缘层4彼此间隔。其中,第一金属层1和层间金属层2对应构成MIM电容器,MIM电容器作为一个平板电容器件,第一金属层1为其下极板,层间金属层2为其上极板。一般来说,第一金属层1和第二金属层3较厚,材质的电阻率也较小,而二者之间的层间金属层2较薄,材质的电阻率也较大,为了降低MIM电容器的上极板层间金属层2的连线阻抗,通常使用通孔5将大面积的第二金属层3与层间金属层2并联,现有版图布图方式如图2所示,大面积的第二金属层3占用了芯片上的大量面积,进而影响芯片面积的利用效率。
发明内容
本发明的目的在于提供一种金属层-绝缘层-金属层电容器及其形成方法,既能降低电容器上极板的连线阻抗,又能节省金属层占用面积,提高芯片面积的利用效率。
基于以上考虑,本发明的一个方面提出一种金属层-绝缘层-金属层电容器的形成方法,适于应用于集成电路的片内电容,由下至上形成第一金属层、层间金属层、第二金属层,各金属层之间由绝缘层彼此间隔;第一金属层包括第一金属层A区域和第一金属层B区域,层间金属层包括层间金属层A区域和层间金属层B区域,第一金属层A区域和层间金属层A区域对应构成MIM_A电容器,第一金属层B区域和层间金属层B区域对应构成MIM_B电容器;MIM_A电容器的下极板第一金属层A区域与MIM_B电容器的上极板层间金属层B区域通过第二金属层的一部分连线相连,MIM_A电容器的上极板层间金属层A区域与MIM_B电容器的下极板第一金属层B区域通过第二金属层的另一部分连线相连,以降低层间金属层的阻抗。
优选的,MIM_A电容器和MIM_B电容器沿着一个方向排列,连接MIM_A电容器和MIM_B电容器的第二金属层的连线沿着所述方向延伸。
优选的,MIM_A电容器和MIM_B电容器沿着一个方向排列且在另一方向上交错耦合设置,连接MIM_A电容器和MIM_B电容器的第二金属层的连线沿着所述另一方向延伸。
优选的,第二金属层的面积小于层间金属层、第一金属层的面积。
优选的,层间金属层的厚度小于第一金属层、第二金属层的厚度。
优选的,层间金属层、第一金属层分别通过多个通孔与第二金属层相连。
本发明的另一方面提出一种金属层-绝缘层-金属层电容器,适于应用于集成电路的片内电容,由下至上包括第一金属层、层间金属层、第二金属层,各金属层之间由绝缘层彼此间隔;第一金属层包括第一金属层A区域和第一金属层B区域,层间金属层包括层间金属层A区域和层间金属层B区域,第一金属层A区域和层间金属层A区域对应构成MIM_A电容器,第一金属层B区域和层间金属层B区域对应构成MIM_B电容器;MIM_A电容器的下极板第一金属层A区域与MIM_B电容器的上极板层间金属层B区域通过第二金属层的一部分连线相连,MIM_A电容器的上极板层间金属层A区域与MIM_B电容器的下极板第一金属层B区域通过第二金属层的另一部分连线相连,以降低层间金属层的阻抗。
优选的,MIM_A电容器和MIM_B电容器沿着一个方向排列,连接MIM_A电容器和MIM_B电容器的第二金属层的连线沿着所述方向延伸。
优选的,MIM_A电容器和MIM_B电容器沿着一个方向排列且在另一方向上交错耦合设置,连接MIM_A电容器和MIM_B电容器的第二金属层的连线沿着所述另一方向延伸。
优选的,第二金属层的面积小于层间金属层、第一金属层的面积。
优选的,层间金属层的厚度小于第一金属层、第二金属层的厚度。
优选的,层间金属层、第一金属层分别通过多个通孔与第二金属层相连。
本发明的金属层-绝缘层-金属层电容器及其形成方法,利用大面积的第一金属层不仅仅作为MIM电容器的下极板,而是分配到电容器的两个端口,降低了电容器上极板的连线阻抗,因此不再需要大面积的第二金属层来降低上极板的连线阻抗,从而节省了第二金属层的占用面积,提高了芯片面积的利用效率。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格科微电子(上海)有限公司,未经格科微电子(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710777336.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种废弃油脂装置
- 下一篇:一种红薯葡萄酒及其制备方法