[发明专利]仿真过程中配置RAM的方法、装置及计算机存储介质

说明书

本发明公开了仿真过程中配置RAM的方法、装置及计算机存储介质，包括：获取总线接口模块中与配置数据对应的BUS配置地址；其中，所述配置数据由N个配置数据域组成，每个配置数据域对应一种功能，N为正整数；确定所述配置数据的N个配置数据域在待配置RAM中占用的存储实体的位置；所述待配置RAM为SoC中至少一个IP核内的RAM，所述存储实体为所述待配置RAM的最小存储单位；生成所述BUS配置地址与所述存储实体的映射关系；并在对所述SoC进行仿真时，基于所述映射关系将所述配置数据配置到所述存储实体的位置。用以解决现有技术中的仿真效率较低的技术问题。

技术领域

本发明涉及微电子领域，尤其涉及仿真过程中配置RAM的方法、装置及计算机存储介质。

背景技术

在微电子领域，随着集成电路工艺能力和设计能力的快速发展，为了满足嵌入式系统市场对于成本、功能和功耗的要求，片上系统(System onChip，SoC)设计技术已经成为一种发展趋势。

然而，随着半导体制造技术不断的快速发展，SoC设计的规模和复杂度也在飞速增长。尤其是在进入深亚微米工艺后，SoC设计和开发遇到了大量的信号完整性和设计完备性问题，为了验证整个芯片的正确性就必须要做大量的验证工作，而芯片的上市压力又要求验证工作必须在尽可能短的时间内完成，SoC验证正越来越成为整个设计流程中的关键部分。

从阶段划分上说，SoC验证可以分为功能验证、等价性验证、静态时序分析、动态时序分析和版图验证等几个主要阶段。其中，功能验证(Functional Verification)是验证中最复杂、工作量最大、同时也是最灵活的部分，它包括模块/IP核级仿真验证、系统级仿真验证等。

而在复杂SoC设计开发中，仿真占整个验证工程师团队工作量的40～70％，由于成本和市场压力，如何提高仿真的效率就变得十分迫切。

发明内容

本发明提供仿真过程中配置RAM的方法、装置及计算机存储介质，用于快速配置RAM配置数据，以解决现有技术中存在仿真效率较低的技术问题。

本发明实施例的第一方面，提供仿真过程中配置RAM的方法，包括：

获取总线接口模块中与配置数据对应的BUS配置地址；其中，所述配置数据由N个配置数据域组成，每个配置数据域对应一种功能，N为正整数；

确定所述配置数据的N个配置数据域在待配置RAM中占用的存储实体的位置；所述待配置RAM为SoC中至少一个IP核内的RAM，所述存储实体为所述待配置RAM的最小存储单位；

生成所述BUS配置地址与所述存储实体的映射关系；并在对所述SoC进行仿真时，基于所述映射关系将所述配置数据配置到所述存储实体的位置。

结合第一方面，在第一方面的第一种可能的实施方式中，所述获取总线接口模块中与配置数据对应的BUS配置地址，包括：

基于第一关系表及所述配置数据的名称获取所述BUS配置地址；其中，所述第一关系表用于表征所述配置数据，在所述总线接口模块中对应的BUS地址。

结合第一方面的第一种可能的实施方式，在第一方面的第二种可能的实施方式中，所述确定所述配置数据的N个配置数据域在待配置RAM中占用的存储实体的位置，包括：

从SoC的设计信息中，确定所述配置数据对应的所述待配置RAM；

基于配置数据域的RAM存储地址映射代码的特殊代码标识从所述SoC的设计代码中，获取所述配置数据中每个配置数据域在所述待配置RAM中的存储地址；

获得所述存储地址在所述待配置RAM中对应的存储实体的位置；

确定所述配置数据的N个配置数据域在待配置RAM中占用的存储实体的位置。