[发明专利]固态盘SSD及高可用性PCIe SSD的方法和系统有效
申请号: | 201710781282.7 | 申请日: | 2017-09-01 |
公开(公告)号: | CN107799151B | 公开(公告)日: | 2021-08-03 |
发明(设计)人: | 李舒 | 申请(专利权)人: | 阿里巴巴集团控股有限公司 |
主分类号: | G11C16/34 | 分类号: | G11C16/34 |
代理公司: | 北京博浩百睿知识产权代理有限责任公司 11134 | 代理人: | 宋子良 |
地址: | 英属开曼群岛大开*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 固态 ssd 可用性 pcie 方法 系统 | ||
1.一种高可用性PCIe SSD的系统,包括:
现场可编程门阵列FPGA,能够配置为以第一模式或第二模式运行,在所述第一模式中,一组处理步骤将由所述FPGA内的第一组逻辑单元执行,在所述第二模式中,所述一组处理步骤的至少一部分将在所述FPGA外部执行,其中,所述FPGA外部的所述一组处理步骤的至少一部分的执行使用所述FPGA内的第二组逻辑单元促进;以及
处理器,耦合至所述FPGA,所述处理器被配置为:
当所述FPGA以所述第一模式运行时,检测所述FPGA上发生错误;
识别与所述错误相关联的错误位置;以及
在所述错误位置被认为发生在所述第一组逻辑单元的关键子集中的情况下:
将所述FPGA切换为以所述第二模式运行;
重新配置所述第一组逻辑单元中的至少一个单元;以及
当重新配置成功时,将所述FPGA切换为以所述第一模式运行。
2.根据权利要求1所述的系统,进一步包括耦合至所述FPGA的多个存储元件,其中,所述存储元件包括以下各项中的至少一个:NAND闪存单元、NOR闪存单元、NVRAM单元、DRAM、SRAM、磁存储盘和光存储盘。
3.根据权利要求2所述的系统,其中,所述一组处理步骤包括在计算机总线与所述多个存储元件之间的控制器访问。
4.根据权利要求3所述的系统,其中,所述计算机总线包括以下各项中的至少一个:外围连接接口快速PCIe总线、非易失性存储器快速NVMe总线、串行AT附件SATA总线、小型计算机系统接口SCSI总线和串行附接SCSI(SAS)总线。
5.根据权利要求1所述的系统,其中,所述第二组逻辑单元已被现场可编程硬化。
6.根据权利要求5所述的系统,其中,所述现场可编程硬化包括将所述第二组逻辑单元冻结为不能够被进一步现场可编程。
7.根据权利要求1所述的系统,其中,识别与所述错误相关联的所述错误位置的操作包括检查用于多个子模块的签名。
8.根据权利要求7所述的系统,其中,所述签名通过以下中的至少一个来检查:奇偶校验;CRC校验;和ECC校验子检查。
9.根据权利要求1所述的系统,其中,在所述FPGA切换为以所述第二模式的情况下,所述一组处理步骤将在所述FPGA外部通过以下中的至少一个执行:所述处理器、CPU、GPU和对等FPGA。
10.根据权利要求9所述的系统,其中,所述对等FPGA被相同地配置为所述FPGA。
11.根据权利要求9所述的系统,其中,所述一组处理步骤包括用于多个存储元件的使用开放式NAND闪存接口ONFI、Toggle或两者的控制器访问步骤。
12.根据权利要求11所述的系统,其中,所述第二模式包括直接模式,所述直接模式在所述FPGA被重新配置的同时,允许在所述多个存储元件执行在所述FPGA外部执行的SSD控制器访问步骤。
13.根据权利要求1所述的系统,其中,不能由所述FPGA自身校正的所述错误,是由于与多单元扰乱MCU相关联的错误引起的。
14.根据权利要求1所述的系统,其中,所述第一组逻辑单元的关键子集包括正在使用且没有冗余的单元。
15.根据权利要求14所述的系统,其中,所述处理器被进一步配置为,在所述错误位置被认为发生在未使用的逻辑单元中的情况下,忽略所述错误。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于阿里巴巴集团控股有限公司,未经阿里巴巴集团控股有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710781282.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器装置与其编程方法
- 下一篇:闪速存储器