[发明专利]一种基于示波器的SPI总线硬件触发与解码方法

说明书

技术领域

本发明属于SPI总线硬件控制技术领域，尤其涉及的是一种基于示波器的SPI总线硬件触发与解码方法。

背景技术

SPI是串行外设接口总线标准，它是一种高速、全双工、同步的通信方式总线。最初由Motorola在20世纪80年代为其68000系列微控制器研发的，现在被广泛应用于嵌入式系统设计的各种器件中。SPI主要用于微控制器和直接外设之间，它广泛应用于手机等移动设备中，电脑内存芯片与键盘显示器之间的通信。数字示波器是目前电子行业应用最广泛的工具，广泛应用于电子设备的科研、生产、试验和技术保障测试。随着电子技术的发展，数字示波器中都集成了总线分析功能，目前的示波器中的串行总线解码大都是通过软件来实现，但是软件解码存在耗时长，实时性差的缺点。

示波器中SPI总线传统的软件解码方法，流程图如图1所示，在SPI总线软件解码中，软件担负着采集数据和触发与解码的双重任务，解码过程是在采集一定的数据量达到预触发之后进行的，一边解码一边检测是否满足触发条件，一次解码过程很有可能因为没有触发信号而放弃重新采集解码，造成示波器的耗时较长、实时性差、波形捕获率低。等到触发以后，软件提取解码数据和位置信息送给示波器显示。整个过程中软件硬件交互比较多，而且软件解码速度比较慢。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种基于示波器的SPI总线硬件触发与解码方法。

本发明的技术方案如下：

一种基于示波器的SPI总线硬件触发与解码方法，包括：同步控制模块分别与命令解析及参数设置模块、信号输入模块、总线解码模块、实时存储模块及显示模块相互连接及相互通讯；所述命令解析与参数设置模块，用于将输入通道选择、通道阈值、通道极性、位顺序、总线显示设置、总线触发类型、总线触发模式、触发数据长度及触发数据发送至同步控制模块，同步控制模块根据通过设置信息，对解码过程进行控制；所述信号输入处理模块，用于给时钟信号线SCL、片选信号线SS、主输出/从输入MOSI、主输入/从输出MISO，选择合适的示波器输入通道然后对信号进行采集前的处理，处理完成后，发送消息给同步控制模块；所述总线解码模块，分为总线触发和总线解析两部分，担负着触发比较和对输入总线信号的解析任务；所述存储模块，用于每完成一次解码需要存储一次标签，然后等到解码完成后，同步控制模块通知显示模块在示波器上显示总线波形；所述显示模块，同步控制模块读取存储器中的SPI总线标签，然后根据SPI总线协议，控制显示模块按照一定的算法将总线标签显示在示波器相应的位置上；所述同步控制模块，用于控制解码过程，设置参数，与其它模块之间进行信息交互，实现实时输入波形和解码标签的同步显示，通过与触发过程的协调工作，最终提供给用户以完整的输入模拟波形、解码标签。

进一步而言，所述总线触发：根据命令解析与参数设置模块中设置的触发类型及触发数据，通过对设置的触发数据及触发字长度与实时解码数据的比较，确定触发位置，以便示波器能够以此位置为参考点将解码标签，数字波形和实时模拟波形同步显示出来。

进一步而言，所述总线解析：根据SPI总线的协议，解析实时总线信号，完成对总线信号的分析。

进一步而言，所述总线解码模块的解码方法包括以下步骤：

步骤1：根据SPI输入信号的波特率确定16倍频采样需要的时钟频率，由FPGA内部的50MHz时钟同步产生；由50MH分频得到16倍频时钟，分频因子计算公式为，公式1：

其中，f_baud为对应的SPI波特率，f为基准时钟；分频后的时钟作为模块触发和解码时钟；

步骤2：分别解码出开始位、数据位、停止位；解码模块根据协议内容和触发要求得到结构数组；

步骤3：存储标签，为同步读取做准备；标签的存储以标签类型的变化为敏感信号，而与时钟无关；开始位、数据位和停止位，将分别存储一次，每个数据包将分别包含标签类型，附属数据和地址计数器的计数值；

步骤4：读取数据；得到实时解码的数据，当采集数据满足预触发深度后有触发出现时即通知软件，待该次采集完成后准备读取存储区内的标签数据；而且，满足预触发后的第一个触发时刻，FPGA会将此时的地址计数器值记录下来供读取，另外同时提供标签存储区的有效标签地址范围值；