[发明专利]隔离结构的制作方法有效
申请号: | 201710785058.5 | 申请日: | 2017-09-04 |
公开(公告)号: | CN109427647B | 公开(公告)日: | 2021-04-20 |
发明(设计)人: | 苏郁珊;吴家伟 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L21/324 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 隔离 结构 制作方法 | ||
1.一种隔离结构的制作方法,包括:
提供一半导体基底;
在该半导体基底中形成一沟槽;
进行一第一成膜制作工艺,用以于该半导体基底上以及该沟槽中共形地形成一第一介电层;
在该第一介电层形成之前,该半导体基底上以及该沟槽中共形地形成一衬层,其中该第一介电层共形地形成于该衬层上,且该衬层的厚度小于该第一介电层的该厚度;
进行一退火制作工艺,用以使该第一介电层和该衬层被密实化而成为一第二介电层,其中该第二介电层的厚度小于该第一介电层的厚度;以及
在该退火制作工艺之后,进行一第二成膜制作工艺,用以于该第二介电层上以及该沟槽中形成一第三介电层,其中该第三介电层与该第二介电层将该沟槽填满,
其中该第一介电层的该厚度大于该第三介电层的厚度,该第二介电层的该厚度大于该第三介电层的厚度。
2.如权利要求1所述的隔离结构的制作方法,其中该第二介电层的密度大于该第一介电层的密度。
3.如权利要求1所述的隔离结构的制作方法,其中该第二介电层的密度大于该第三介电层的密度。
4.如权利要求1所述的隔离结构的制作方法,其中该第一介电层、该第二介电层以及该第三介电层分别包括氧化硅层。
5.如权利要求1所述的隔离结构的制作方法,其中该第一成膜制作工艺、该退火制作工艺以及该第二成膜制作工艺于同一机台中依序进行。
6.如权利要求5所述的隔离结构的制作方法,其中该第一成膜制作工艺、该退火制作工艺以及该第二成膜制作工艺于同一制作工艺腔室中依序进行。
7.如权利要求1所述的隔离结构的制作方法,其中该退火制作工艺的制作工艺温度高于该第一成膜制作工艺的制作工艺温度以及该第二成膜制作工艺的制作工艺温度。
8.如权利要求1所述的隔离结构的制作方法,其中该退火制作工艺的制作工艺气体包括氮气、氩气或氢气。
9.如权利要求1所述的隔离结构的制作方法,其中该第一成膜制作工艺以及该第二成膜制作工艺分别包括一原子层沉积制作工艺。
10.如权利要求1所述的隔离结构的制作方法,其中该衬层的密度大于该第一介电层的密度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710785058.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:粘合带剥离方法和粘合带剥离装置
- 下一篇:半导体装置结构及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造