[发明专利]高速信号等长控制算法、PCB的布线方法及PCB

说明书

技术领域

本发明实施例涉电子技术领域，尤其涉及一种高速信号等长控制算法、PCB的布线方法及PCB。

背景技术

随着电子技术突飞猛进，电子晶体管的集成技术根据摩尔定律在呈指数形式增长。由于电子信号的频率越来越快，信号的边沿越来越陡峭，信号波长越来越短，导致信号的接收和发送对时间的控制也要求在皮秒（ps）级别，因此印刷电路板（Printed Circuit Board，PCB）的分布参数就不能忽略，信号发送和接收的时间差控制也就越来越重要。

目前，高速电路设计和信号完整性分析处于刚刚兴起的行业，对于高速信号的接收和发送以及信号之间时序要求的延迟时间控制有许许多多的经验性的原则，但经验性的原则只是片面的约束了PCB设计的时候在物理层面的等长公差，在其信号要求发生变化的时候就不能满足系统对信号传输时间的要求，导致时序错误，系统无法正常工作。

发明内容

本发明提供一种高速信号等长控制算法、PCB的布线方法及PCB，以为目前高速电路PCB设计对关键信号等长处理提供一个有理论支持的设计原则和算法，在满足系统时序要求的同时，提高PCB设计工程师的工作效率。

本发明实施例提供了一种高速信号等长控制算法，包括：

基于预设10°原则，根据信号传输周期与时钟周期确定等长公差，以满足系统时序要求；

由所述等长公差与信号延时速率之比得到高速信号等长的控制范围。

进一步的，基于预设10°原则，根据信号传输周期与时钟周期确定等长公差包括：

由预设信号周期与所述信号传输周期之比得到信号周期比，其中，所述预设信号周期为10°；

由所述时钟周期与所述信号周期比之积得到所述等长公差。

进一步的，所述信号传输周期为360°。

本发明实施例还提供了一种PCB的布线方法，包括：

基于预设10°原则，根据信号传输周期与时钟周期确定所述PCB上每组信号线的最长信号线与最短信号线传输信号的相对延时范围；

由所述相对延时范围与信号延时速率之比确定所述最长信号线与所述最短信号线的长度差范围；

设置所述每组信号线，以使所述每组信号线的最长信号线与最短信号线的长度差位于所述长度差范围内。

进一步的，基于预设10°原则，根据信号传输周期与时钟周期确定所述PCB上每组信号线的最长信号线与最短信号线传输信号的相对延时范围包括：

由预设信号周期与所述信号传输周期之比得到信号周期比，其中，所述预设信号周期为10°；

将所述时钟周期与所述信号周期比之积确定为所述相对延时范围。

进一步的，所述每组信号线包括数据信号线和时钟信号线。

进一步的，所述数据信号线包括单端信号线或差分信号线。

本发明实施例还提供了一种PCB，包括至少一组信号线；其中，每组信号线采用上述PCB的布线方法设置。

本发明实施例提出的一种高速信号等长控制算法、PCB的布线方法及PCB，基于预设10°原则计算出高速信号等长公差以及高速信号等长的控制范围，为目前高速电路PCB设计对关键信号等长处理提供了一个有理论支持的设计原则和算法，简单而实用，在满足系统时序要求的同时，可以大大提高PCB设计工程师的工作效率。

附图说明

图1是本发明实施例提供的高速信号等长控制算法的流程示意图；

图2是本发明实施例提供的等长公差计算方法的流程示意图；

图3是本发明实施例提供的PCB的布线方法的流程示意图；

图4是本发明实施例提供的相对延时范围确定方法的流程示意图；

图5-图9是本发明实施例提供的相同时刻不同等长下的信号仿真图；

图10是本发明实施例提供的预设10°原则下信号发送接收示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。