[发明专利]一种通过提高ONO电容改善闪存单元耦合率的方法在审

专利信息
申请号: 201710796726.4 申请日: 2017-09-06
公开(公告)号: CN107546227A 公开(公告)日: 2018-01-05
发明(设计)人: 田志;钟林建 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L27/11521 分类号: H01L27/11521;H01L21/336;H01L29/788
代理公司: 上海思微知识产权代理事务所(普通合伙)31237 代理人: 智云
地址: 201203 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 通过 提高 ono 电容 改善 闪存 单元 耦合 方法
【权利要求书】:

1.一种通过提高ONO电容改善闪存单元耦合率的方法,其特征在于,包括下列步骤:

将闪存单元流片至形成浮栅极工艺之前的步骤;

在上述结构上淀积浮栅极多晶硅层并进行化学机械研磨处理;

对存储单元区部分进行湿法刻蚀,露出浮栅极的顶角;

对存储单元区部分进行干法刻蚀,去除浮栅极顶角的尖角,使其形成圆滑结构;

进行闪存单元后续工艺处理流程。

2.根据权利要求1所述的通过提高ONO电容改善闪存单元耦合率的方法,其特征在于,该方法还包括:通过各向同性的湿法进行刻蚀,使ONO包围区域的介质层厚度降低,从而使ONO区域的电容增加。

3.根据权利要求2所述的通过提高ONO电容改善闪存单元耦合率的方法,其特征在于,所述ONO介质层包括:氧化硅-氮化硅-氧化硅层。

4.根据权利要求1所述的通过提高ONO电容改善闪存单元耦合率的方法,其特征在于,所述对存储单元区部分进行湿法刻蚀的深度为设定第一深度H1。

5.根据权利要求1所述的通过提高ONO电容改善闪存单元耦合率的方法,其特征在于,所述对存储单元区部分进行干法刻蚀的深度为设定第二深度H2。

6.根据权利要求4和5所述的通过提高ONO电容改善闪存单元耦合率的方法,其特征在于,该方法还包括在浮栅极顶角圆滑结构形成之后对存储单元区部分进行湿法刻蚀,其刻蚀深度为H3=H-H1-H2,其中H代表为闪存单元浅沟槽隔离的深度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710796726.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top