[发明专利]处理系统及其访存方法有效
申请号: | 201710796762.0 | 申请日: | 2017-09-06 |
公开(公告)号: | CN107544926B | 公开(公告)日: | 2020-04-07 |
发明(设计)人: | 胡迪;齐宗普;赵薇;喻津;孟磊 | 申请(专利权)人: | 上海兆芯集成电路有限公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 201203 上海市浦东新区上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理 系统 及其 方法 | ||
1.一种处理系统,其特征在于,包括:
高速缓存器;
主机存储器;
中央处理器,访问上述高速缓存器以及上述主机存储器,且发出至少一指令;
硬件加速器,根据上述指令的访存行为,操作于非时间局部性访存模式以及时间局部性访存模式之一;以及
监控单元,监控上述硬件加速器依据上述指令执行的访存行为的地址,以决定上述硬件加速器操作于上述非时间局部性访存模式或者上述时间局部性访存模式,
其中当操作于上述非时间局部性访存模式时,上述硬件加速器通过加速器接口访问上述主机存储器,当操作于上述时间局部性访存模式时,上述硬件加速器通过上述加速器接口访问上述高速缓存器。
2.根据权利要求1所述的处理系统,其特征在于,上述指令包括区段,以通知上述硬件加速器操作于上述非时间局部性访存模式以及上述时间局部性访存模式之一。
3.根据权利要求1所述的处理系统,其特征在于,上述硬件加速器还包括:
数据访问单元,根据上述指令而通过上述加速器接口访问数据,且根据模式信号而操作于上述非时间局部性访存模式或上述时间局部性访存模式;以及
上述监控单元,监控上述数据访问单元依据上述指令执行的访存行为而产生上述模式信号。
4.根据权利要求3所述的处理系统,其特征在于,上述硬件加速器还包括:
控制单元,接收上述指令而产生第一控制信号以及第二控制信号;以及
执行单元,根据上述第二控制信号,对上述数据执行逻辑运算,
其中上述数据访问单元根据上述第一控制信号而通过上述加速器接口访问上述数据。
5.根据权利要求3所述的处理系统,其特征在于,上述监控单元记录上述数据访问单元依据上述指令中的前次指令访存的前次访存地址,并判断上述数据访问单元依据上述指令中的目前指令访存的目前访存地址与上述前次访存地址相距的差值,
其中,当上述差值超过既定长度时,上述监控单元产生上述模式信号,使得上述数据访问单元操作于上述非时间局部性访存模式;当上述差值不超过上述既定长度时,上述监控单元产生上述模式信号,使得上述数据访问单元操作于上述时间局部性访存模式。
6.根据权利要求3所述的处理系统,其特征在于,上述监控单元记录上述数据访问单元依据上述指令中的首次指令访存的初始访存地址,并且监控自上述初始访存地址开始的既定范围,其中上述监控单元将上述既定范围划分为多个子范围,并且计数上述多个子范围的每一者的访存次数,
其中,当上述数据访问单元依据上述指令中的目前指令访存的目前访存地址超过上述初始访存地址与上述既定范围的和时,上述监控单元统计上述多个子范围的每一者的访存次数超过第一临界值的子范围个数;当上述多个子范围的每一者的访存次数超过上述第一临界值的子范围个数不超过第二临限值时,上述监控单元产生上述模式信号,使得上述数据访问单元操作于上述非时间局部性访存模式。
7.根据权利要求6所述的处理系统,其特征在于,当上述多个子范围的每一者的访存次数超过上述第一临界值的子范围个数超过上述第二临限值时,上述监控单元产生上述模式信号,使得上述数据访问单元操作于上述时间局部性访存模式。
8.根据权利要求1所述的处理系统,其特征在于,上述监控单元位于上述加速器接口内部。
9.根据权利要求1所述的处理系统,其特征在于,当操作于上述非时间局部性访存模式时,上述硬件加速器将上述指令的写数据通过上述加速器接口直接写入上述主机存储器,并且无效上述高速缓存器中与上述写数据对应相同地址的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司,未经上海兆芯集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710796762.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种内存页共享方法
- 下一篇:一种双口RAM跟随访问方法