[发明专利]监测和控制晶片衬底形变的方法和系统

说明书

本发明公开了在等离子蚀刻晶片衬底的过程中监测和控制所述晶片衬底的形变的方法和系统。所述方法包括以下步骤：将晶片衬底布置在工艺腔室内的台板组件上，以使晶片的整个上表面暴露；使工艺气体通入所述工艺腔室中；向所述台板组件施加射频偏置电压；在所述工艺腔室内生成等离子体；在蚀刻工艺期间，监测所述台板组件和所述工艺腔室之间的电压差；一旦达到阈值监测电压，就减少或消除所述等离子体以阻止进一步蚀刻。

技术领域

本发明涉及在等离子蚀刻工艺期间，监测和控制晶片的挠曲的方法和系统。

背景技术

当处理用于电子应用和光电子应用的晶片衬底时，需要确保晶片表面非常平滑和洁净。一旦制备好了主体晶片(bulk wafer)，就需要进行研磨、抛光和蚀刻步骤来产生平滑均匀的表面。但是，发现在晶片表面附近可能积累应力，这主要是由于机械摩擦步骤导致的。晶片的前面和后面之间的应力失衡会导致晶片弯曲，这反过来会对以后的工艺步骤产生不良结果。为了使应力失衡最小，可利用多种方法，例如湿法化学蚀刻、化学机械抛光或等离子蚀刻，或这些工艺的组合。

当使用等离子蚀刻来解除应力或在晶片衬底上产生表面纹理时，关键需要以尽可能高的速率从表面均匀去除材料，同时不损坏晶片。该等离子蚀刻工艺所固有的是晶片中发生可导致晶片形变的应力变化。过度形变会导致晶片破裂，这是非常不希望发生的，因为之后通常必须将蚀刻腔室排空以去除碎片。这将产生等离子蚀刻工具代价高昂的停机时间。

在常规等离子蚀刻中，使用机械夹或静电夹将衬底保留在原位，并且使用冷却剂，例如氦气，来冷却衬底。但是，当需要蚀刻晶片的整个表面时，不能使用机械夹持，因为晶片上的与夹具接触并且被覆盖的区域将受到与晶片上暴露或未被覆盖的区域不同的蚀刻速率。此外，当衬底是绝缘体，例如蓝宝石或玻璃时，不能使用静电式的夹具或夹头。

发明内容

我们现在设计了在等离子蚀刻工艺期间监测晶片衬底的形变的方法和系统。

根据本发明的第一方面，提供了一种在等离子蚀刻晶片衬底的过程中监测和控制所述晶片衬底的形变的方法，所述方法包括：

将晶片衬底布置在工艺腔室内的台板组件(platen assembly)上，以使晶片的整个上表面暴露；

使工艺气体通入所述工艺腔室中；

向所述台板组件施加射频偏置电压；

在所述工艺腔室内生成等离子体；

在等离子蚀刻工艺期间，监测所述台板组件和所述工艺腔室之间的电压差；

一旦达到监测的阈值电压，就减少或消除所述等离子体以阻止进一步蚀刻。

在实施方式中，监测晶片衬底相对于所述台板组件的形变，例如翘曲和弯曲，并且在等离子蚀刻工艺期间，通过监测所述台板组件和所述腔室之间的电压差，确定相对形变的量。

在实施方式中，所述方法包括：通过将射频(RF)功率电感耦合或电容耦合至所述工艺腔室中，来生成所述等离子体。

在实施方式中，所述方法包括：通过向布置在所述腔室周围的一个或多个天线或线圈施加RF电势，将RF功率电感耦合至所述工艺腔室中。或者，或除此之外，所述方法包括：将RF电势电容耦合至所述台板组件，以在所述腔室中产生等离子体。

所述方法包括：监测所述台板组件和所述腔室之间的峰间电压差(peak-to-peakvoltage difference，Vpp)。在又一实施方式中，所述方法包括或进一步包括：监测所述台板组件和所述腔室之间的直流电压差(Vdc)。