[发明专利]半导体封装结构

说明书

本公开提供一种半导体封装结构。此半导体封装结构包括一芯片、一封膜材料、一穿孔、一第一重新分布层布线与一第二重新分布层布线。封膜材料包围芯片。穿孔从封膜材料的一第一表面延伸至一第二表面，且第二表面是相对于第一表面。第一重新分布层布线设置在封膜材料的第二表面并耦接于穿孔。第二重新分布层布线设置在封膜材料的第二表面并平行于第一重新分布层布线。跨过穿孔的一部分的第二重新分布层布线具有一第一区段以及一第二区段，并且第一区段具有一第一宽度而第二区段具有不同于第一宽度的一第二宽度。本公开提供的半导体封装结构可以避免跨过穿孔的重新分布层布线会发生重新分布层裂开。

技术领域

本公开涉及半导体封装技术领域，具体而言，涉及一种半导体封装结构的重新分布层布线。

背景技术

半导体元件用于各种电子应用中，例如个人电脑、手机、数码相机以及其他电子设备等。半导体元件通常是通过在半导体基座上相继沉积绝缘或介电层、导电层和半导体层材料，并使用光刻图案化各种材料层，以在其上形成电路元件和组件。

半导体业由于各种电子元件(例如晶体管、二极管、电阻、电容等)整合密度的不断改进而经历了快速增长。在极大程度上，这种整合密度的改进是来自于半导体制程节点的缩小。随着对小型化、更高速、更大频宽、更低耗电和更低延迟的需求的增加，对更小和更有创造性的半导体晶粒的封装技术的需求也增加。

三维(3D)集成电路以及堆叠的芯片(chip)或晶圆是用来解决二维集成电路发展的一些限制。通常，三维集成电路是使用穿孔(through-via)在半导体基座中来提供堆叠的芯片/晶圆封装结构，例如使用穿孔来连接芯片或晶圆。因此，可缩短金属导线长度及接线/走线(trace)的阻抗，并减少芯片面积，于是具有体积小、整合度高、效率高、低耗电量以及低成本的优点。

在进行立体堆叠之前，不同的芯片或晶圆通常是分别以适合的前段制程(包含主动元件、连接金属线等制程)完成之后，再使用穿孔以及重新分布层(Re-distributedlayer，RDL)来完成后段制程的堆叠步骤。

发明内容

本公开提供一种半导体封装结构。半导体封装结构包括一芯片、一封膜材料、一穿孔、一第一重新分布层布线与一第二重新分布层布线。封膜材料包围芯片。穿孔从封膜材料的一第一表面延伸至一第二表面，且第二表面是相对于第一表面。第一重新分布层布线设置在封膜材料的第二表面并耦接于穿孔。第二重新分布层布线设置在封膜材料的第二表面并平行于第一重新分布层布线。跨过穿孔的一部分的第二重新分布层布线具有一第一区段以及一第二区段，并且第一区段具有一第一宽度而第二区段具有不同于第一宽度的一第二宽度。

附图说明

图1A是显示根据本发明一些实施例所述的半导体封装结构中重新分布层配置的上视图；

图1B是显示根据本发明一些实施例所述的图1的连接图样；

图2A是显示根据本发明一些实施例所述的沿着图1A的切线A-AA的半导体封装结构的剖面图；

图2B是显示根据本发明一些实施例所述的沿着图1A的切线A-AA的半导体封装结构的剖面图；

图3A是显示根据本发明一些实施例所述的半导体封装结构中重新分布层配置的上视图；

图3B是显示根据本发明一些实施例所述的图3A的连接图样；

图4A是显示根据本发明一些实施例所述的半导体封装结构中重新分布层配置的上视图；

图4B是显示根据本发明一些实施例所述的图4A的连接图样。

附图标记说明：

100、100A、100B、300、400～半导体封装结构；

110、310、410～穿孔；