[发明专利]一种总线逻辑仲裁装置及方法

说明书

本发明公开一种总线逻辑仲裁装置及方法，仲裁装置包括第一主模块、第二主模块、从模块和总线；以及侦测第一IP核交易状态，并将侦测信息发送给仲裁模块的第一状态监测模块；侦测第二IP核交易状态，并将侦测信息发送给仲裁模块的第二状态监测模块；以及多路选择器模块和仲裁模块；仲裁模块分别与第一状态监测模块、第二状态监测模块、多路选择器模块通信；多路选择器模块设置在总线上；所述仲裁模块根据第一状态监测模块和第二状态监测模块的侦测信息发出相应总线允许信号至多路选择器模块；所述多路选择器模块根据接收的总线允许信号选择允许第一主模块占用总线或允许第二主模块占用总线。本发明可保证第一主模块和第二主模块准确有序的占用总线。

技术领域

本发明设计总线仲裁领域，具体涉及一种新型的总线逻辑仲裁装置及方法。

背景技术

总线仲裁技术通常适用于多个设备或模块共用一条总线的场景。在一个系统后，当多个设备同时申请占用总线时，需要通过仲裁机制决定让哪一个设备访问总线，以避免产生总线冲突。同样的，对于一个片上系统，当FPGA芯片或CPLD芯片内部集成的IP Core通过共享总线的方式互联时，也会涉及到片上总线的仲裁。

以一个具有两个主模块和一个从模块的片上系统为例，两个主模块通过共享片上总线的方式与从模块互联并分别访问从模块内部的两个IP Core。将两个主模块分别命名为A和B，其主模块A和主模块B各自所要访问的IP Core分别命名为IP_A和IP_B。其中，主模块B将所述IP_B使能之后， IP_A的某些功能特性将暂时被抑制，导致IP_A功能失常。另外，主模块A在空闲时需要占用片上总线查询IP_A内部的状态寄存器来判断是否正要发生交易或命令传输，如果将所述查询结果作为总线仲裁的一个条件，那么这将导致主模块A在主模块B占用总线时不能通过查询的方式再次获得总线的控制权，因为查询的先决条件是占用总线，而这两个条件互为死锁。

发明内容

为解决上述问题，本发明提供一种新型的总线逻辑仲裁装置及仲裁方法，以保证不同模块可准确有序占用总线。

本发明的技术方案是：一种总线逻辑仲裁装置，包括第一主模块、第二主模块、从模块和总线；所述从模块内设置第一IP核和第二IP核；所述第一主模块通过总线与从模块互联并访问和控制第一IP核，所述第二主模块通过总线与从模块互联并访问和控制第二IP核；

还包括：

侦测第一IP核交易状态，并将侦测信息发送给仲裁模块的第一状态监测模块；

侦测第二IP核交易状态，并将侦测信息发送给仲裁模块的第二状态监测模块；

以及，多路选择器模块和仲裁模块；所述仲裁模块分别与第一状态监测模块、第二状态监测模块、多路选择器模块通信；所述多路选择器模块设置在总线上；所述仲裁模块根据第一状态监测模块和第二状态监测模块的侦测信息发出相应总线允许信号至多路选择器模块；所述多路选择器模块根据接收的总线允许信号选择允许第一主模块占用总线或允许第二主模块占用总线。

进一步地，所述仲裁模块的仲裁逻辑由状态机实现。

进一步地，所述总线逻辑仲裁装置集成在可编程逻辑芯片上。

进一步地，所述可编程逻辑芯片集成在片上系统上。

本发明的技术方案还包括一种基于上述总线逻辑仲裁装置的仲裁方法，包括以下步骤：

第一主模块占用总线时，第一主模块查询第一IP核内部的状态寄存器；

若有第一IP核交易发生，则第一主模块停止查询操作，并控制第一IP核完成当前交易；

第一状态监测模块侦测到第一IP核交易的起始状态输出给仲裁模块；