[发明专利]一种基于FPGA的MWC压缩采样宽带数字接收机PDW形成方法有效
申请号: | 201710810433.7 | 申请日: | 2017-09-11 |
公开(公告)号: | CN107634768B | 公开(公告)日: | 2020-02-14 |
发明(设计)人: | 陈涛;蔡兴鹏;黄湘松;郭立民 | 申请(专利权)人: | 哈尔滨工程大学 |
主分类号: | H04B1/16 | 分类号: | H04B1/16;H04L25/03 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 150001 黑龙江省哈尔滨市南岗区*** | 国省代码: | 黑龙;23 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 fpga mwc 压缩 采样 宽带 数字 接收机 pdw 形成 方法 | ||
1.一种基于FPGA的MWC压缩采样宽带数字接收机PDW形成方法,其特征在于:(1)将信号输入混频模块和伯努利伪随机序列相乘后输出至低通滤波模块;(2)从低通滤波模块中提取基带信号输出给降速抽取模块;(3)在降速抽取模块中对信号进行相应倍数抽取减少数据量后输出给CORDIC模块;(4)在CORDIC模块中计算出信号幅度和相位;(5)将幅度输出给脉冲提取模块进行脉冲提取并输出给到达时间测量模块测出脉冲到达时间;(6)然后将幅度输出给脉宽测量模块,在脉宽测量模块中计算得到脉宽;(7)将相位输出给相位差测频模块,测出子带相对频率;(8)将各路子信道信号的DTFT输入绝对频率测量模块中计算出信号所在子信道号,从而计算得到信号真正载频;
所述的混频模块FPGA实现过程为,(1)首先将待检测的复数信号输入到FPGA中;(2)之后将其实部与虚部和伪随机系列分别同时输入进FPGA中;(3)将信号和伯努利伪随机数在每个时钟的上升沿相乘;(4)得到24位位宽的混频后搬移到基带的信号,并将其输出到低通滤波模块;
所述的低通滤波模块FPGA实现过程为,在低通滤波模块中采用Verilog语言对其多相形式进行编写并实现低通FIR滤波器,低通滤波器的多相形式如下,设低通FIR滤波器为其中h(n)为低通滤波器的单位冲激响应,则其多相表示形式如公式(1)所示
其中,M为多相结构抽取数,低通滤波器模块的FPGA实现如下所示,(1)将低通滤波器系数写入低通滤波器模块;(2)利用43个24位的寄存器依次流水赋值做一个43流水延迟的处理,其中每一个寄存器即为一个时钟周期的延迟;(3)输入混频后信号到第一个寄存器中构成多相结构中的输入信号延时;(4)将每一个寄存器与相应量化后的13位滤波器系数相乘,并用assign语句将相乘后的结果相加;(5)输出assign语句结果至降速抽取模块;
所述的降速抽取模块FPGA实现过程为,(1)输入低通滤波模块输出的信号;(2)在always块里写入一个计数器,每个时钟周期计数一次;(3)当计数达到20时将输入的信号存入一个新的寄存器,并将计数器置1;(4)截取降速抽取之后的第11位到第25位,构成一个15位位宽的输出;(5)输出截取后信号到CORDIC模块;
所述的CORDIC模块FPGA实现过程为,(1)新建9个包含X轴、Y轴、相位的寄存器组;(2)将实部和虚部信号数据分别输入X轴、Y轴寄存器中判断Y轴寄存器的最高位是否为正数;(3)如果最高位是正数则逆时针旋转,如果最高位是负数则顺时针旋转;(4)利用2分法的思想旋转9次每次旋转;(5)将旋转后的X轴、Y轴坐标利用旋转的角度计算并更新对应流水组的寄存器里的数据;(6)判断Y轴的输出,如果Y轴的低位输出等于0,证明CORDIC运算完成;(7)输出X轴寄存器里的信号的幅度和相位寄存器里的信号的相位;
所述的相位差测频模块FPGA实现过程为,
式中fs为采样频率,Δφ(n)为相位差,f为子带相对频率,(1)输入CORDIC模块中输出的相位;(2)利用2个寄存器对相位做一个流水延时处理,并求出相位差;(3)判断当相位差大于+π时对相位差减去2π,当相位差小于-π的时候对相位差加上2π;(4)对相位差做4点累加平均;(5)对求得的平均值乘以采样频率并除以2π得到并输出信号子带内的频率;
所述的脉冲提取模块和脉宽测量模块FPGA实现过程为,公式(3)来实现阈值的计算和选取
式中,Pf为虚警概率,Q(x)为标准正态分布函数,为噪声方差,N为数据长度,(1)将CORDIC模块中输出的幅度输入到脉冲提取模块中;(2)计算得到阈值;(3)将幅度值与阈值相比较,大于阈值的置1并且同时利用累加运算做一个计数器;(4)通过计数器数值计算并输出脉宽;
所述的到达时间测量模块FPGA实现过程为,(1)在系统开始时,构建一个计数器,每一个时钟周期计数一次;(2)在脉冲提取模块中,新建两个寄存器并做1级流水处理;(3)判断当前时刻脉冲提取值“逻辑与”下一时刻取反的脉冲提取值为一则证明捕捉到脉冲上升沿;(4)停止计数器,进行达到时间的计算;
所述的绝对频率测量模块FPGA实现过程为,假设输入信号的载频只存在于MWC宽带数字接收机每一分支的第l′子带,进行多信道信号检测,并采用循环移位的周期伪随机序列进行混频,则第m路的序列与第一路序列的关系如公式(4)所示,其傅里叶级数形式见公式(5),
式中表示将主值序列p1[n]以Mp为周期进行周期延拓所得的周期性伪随机序列矩形函数当0≤n≤Mp-1时取值为1,
则第m路混频信号的DTFT变换可以写成公式(6),
可以推导得到第m+1路和m路的DTFT变换之比为公式(7),
对公式(7)进行简化可得到子带l′如公式(8)的估计值,
最终绝对频率估计值可从公式(9)得到,
fc′=l′·fp+Δf (9)
其中Δf为子带中相对频率。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于哈尔滨工程大学,未经哈尔滨工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710810433.7/1.html,转载请声明来源钻瓜专利网。