[发明专利]模数转换器中的电气噪声降低

权利要求书

1.一种带通整形具有比较器、数模转换器DAC电路和逻辑电路的逐次求近寄存器SAR模数转换器ADC电路的噪声的方法，该方法包括：

通过DAC电路对模拟输入信号进行采样，并与比较器和逻辑电路合作执行DAC的至少一个位试验，以将采样的模拟输入信号转换为数字信号，并且从而使DAC在位-试验状态；

在位-试验状态期间采样DAC的残留误差；

使用带通滤波器滤波所述采样的残留误差；

提供所述带通滤波器的输出信号作为反馈信号,

其中该提供包括将所述带通滤波器的输出信号作为反馈信号添加到DAC或者从DAC提供的参考电压中减去所述带通滤波器的输出信号。

2.如权利要求1所述的方法，其中所述带通滤波器是无源滤波器，被构造为在位-试验状态期间采样DAC的残留误差。

3.如权利要求2所述的方法，其中所述带通滤波器是开关的电容器滤波器，被构造为在DAC电路的位试验周期期间在至少一个电容元件上存储电荷，并且当DAC在位-试验状态时向或从所述至少一个电容元件转移电荷。

4.如权利要求3所述的方法，包括当DAC在位-试验状态时将与所述输出信号对应的电荷转移到电容式存储元件上。

5.如权利要求4所述的方法，包括在DAC的位试验期间将电容式存储元件的端子连接到DAC或参考。

6.如权利要求1所述的方法，其中在位-试验状态期间采样DAC的残留误差包括在DAC电路的一个位试验周期期间采样残留误差。

7.如权利要求1所述的方法，包括：

将采样的残留误差转换为数字信号；

使用数字带通滤波器滤波数字信号；

将滤波的数字信号转换为模拟信号；和

提供所述模拟信号作为反馈信号。

8.如权利要求1所述的方法，包括通过逐次求近寄存器SAR模数转换器ADC的一个或多个时钟周期延迟提供带通滤波器的输出信号作为反馈信号。

9.一种过采样的逐次求近寄存器SAR模数转换器ADC电路，包括：

数模转换器DAC电路，被构造为对模拟输入信号进行采样，并与比较器和逻辑电路合作执行DAC的至少一个位试验，以将采样的模拟输入信号转换为数字信号，并且从而使DAC在位-试验状态；和

带通滤波器，被构造为在位-试验状态期间采样DAC的残留误差，并且提供所述滤波的输出信号作为反馈信号至比较器，

其中所述带通滤波器被构造为将输出信号作为反馈信号添加到DAC中，或从逐次求近寄存器SAR模数转换器ADC电路的参考电压中减去带通滤波器的输出信号。

10.如权利要求9所述的过采样的逐次求近寄存器SAR模数转换器ADC电路，其中所述带通滤波器顺序或系数是可编程的。

11.如权利要求9所述的过采样的逐次求近寄存器SAR模数转换器ADC电路，其中所述带通滤波器是无源滤波器，被构造为在位-试验状态期间采样DAC的残留误差。

12.如权利要求9所述的过采样的逐次求近寄存器SAR模数转换器ADC电路，其中所述带通滤波器是开关的电容器滤波器，被构造为在DAC电路的位试验周期期间在电容元件上存储电荷，并且当DAC在位-试验状态时向或从电容元件转移电荷。

13.如权利要求9所述的过采样的逐次求近寄存器SAR模数转换器ADC电路，包括电容式存储元件，被构造为当DAC在位-试验状态时接收和存储对应于滤波的输出信号的电荷，同时DAC在位-试验状态。

14.如权利要求9所述的过采样的逐次求近寄存器SAR模数转换器ADC电路，其中电容式存储元件被构造为在DAC的位试验期间将与存储的电荷相对应的电压提供给DAC。