[发明专利]一种基于FPGA的协同仿真加速器及仿真系统和方法

说明书

【技术领域】

本发明属于电路功能仿真技术领域，尤其涉及一种基于FPGA的协同仿真加速器及仿真系统和方法。

【背景技术】

目前，在芯片/可编程逻辑器件设计中，对电路进行功能仿真时，现有的传统方法都是使用仿真软件(如Modelsim,Questasim,VCS,NC_Sim,Active-HDL等软件)在计算机(PC)或服务器(server)上进行软件仿真。这种传统仿真方法是纯软件仿真方法，由于整个仿真过程的运算均由计算机或服务器的中央处理器来完成，从而造成仿真速度极慢，耗时极长，尤其是在设计后期，需要进行回归测试时，电路规模庞大，仿真情景众多，用传统的软件仿真的方法需要耗费数小时，数天甚至数周的时间，从而导致产品的研发周期大大延长，研发成本也相对剧增，最终降低了产品的市场竞争力。

【发明内容】

为了解决现有技术中存在的上述技术问题，本发明提供了一种可与仿真计算机的仿真软件进行数据交互、协同运行，共同完成仿真运算任务，大大提高仿真速度，提升电路功能仿真、验证的效率，仿真耗时极短，且结构简单，体积小，生产加工容易、成本低，对现有仿真系统升级改造容易，有利于大批量生产和广泛普及应用的基于FPGA的协同仿真加速器，以及采用该协同仿真加速器的仿真系统和仿真方法。

本发明解决现有技术问题所采用的技术方案为：

一种基于FPGA的协同仿真加速器，包括有

FPGA芯片，用于写入被测试对象，并对被测试对象的电路功能部分进行运算、在仿真中验证电路功能部分是否符合设计预期；

DDR存储芯片，用于缓冲存储对被测试对象的电路功能部分进行运算过程中的数据信息和与仿真计算机进行仿真数据交互的数据信息；

连接接口，用于与仿真计算机连接、进行仿真数据交互；

电源模块，用于将经过连接接口输入的电源进行处理后向FPGA芯片和DDR存储芯片输送工作电源；

而且，所述DDR存储芯片和连接接口均与FPGA芯片导通连接，所述电源模块的输入端与连接接口电连接、输出端与DDR存储芯片和FPGA芯片电连接。

进一步地，该协同仿真加速器是一块插装在仿真计算机主板上的加速卡，所述FPGA芯片、DDR存储芯片、连接接口和电源模块集成在电路板上，且所述连接接口是与仿真计算机内的PCI/PCIE插槽匹配的金手指；

或者，该协同仿真加速器是一个外接在仿真计算机上独立的装置，包括有外壳和设于外壳内的电路板；所述FPGA芯片、DDR存储芯片、连接接口和电源模块集成在电路板上，且所述连接接口是外接数据线与仿真计算机连接的数据传输插口；所述连接接口是传输速度为500MB/s以上的USB插口或Ethernet插口。

进一步地，所述连接接口是USB3插口或千兆网络插口。

一种仿真系统包括安装有电路仿真软件的计算机和本发明所述基于FPGA的协同仿真加速器，而且所述电路仿真软件运行有相互导通连接的仿真环境模块和测试环境连接模块，所述测试环境连接模块与协同仿真加速器的连接接口导通连接，实现仿真数据交互。

一种仿真方法，首先将被测试对象写入协同仿真加速器的FPGA芯片中，并将协同仿真加速器与安装有电路仿真软件的计算机连接；然后启动计算机，并运行仿真软件，同时协同仿真加速器对被测试对象的电路功能部分进行运算、验证电路功能部分是否符合设计预期，在此过程，仿真运行的每个时钟周期，仿真计算机上的仿真软件都会控制仿真环境与运行在协同仿真加速器上的被测试对象有一次数据交互，直到仿真结束。

进一步地，所述“仿真运行的每个时钟周期，仿真计算机上的仿真软件都会控制仿真环境与运行在协同仿真加速器上的被测试对象有一次数据交互，直到仿真结束”具体包括以下步骤：

a.开始仿真，运行在仿真软件的仿真环境模块的仿真时钟周期置0；

b.仿真软件的仿真环境产生用来驱动被测试对象输入信号的当前周期测试激励数据，并经运行在仿真软件的测试环境连接模块发送至协同仿真加速器，且接收协同仿真加速器发送过来的数据；同时协同仿真加速器的FPGA芯片对被测试对象的电路功能部分进行运算、验证电路功能部分是否符合设计预期，并经连接接口向仿真计算机的仿真软件发送当前周期的输出数据，且接收仿真软件发送过来的数据

c.运行在仿真软件的仿真环境模块的仿真时钟周期加1；

d.仿真环境模块判断仿真是否完成，是则结束，否则返回执行步骤b。

本发明的有益效果：