[发明专利]一种扩展存储器操作次数的电路结构及方法

说明书

本发明提供一种扩展存储器操作次数的电路结构及方法，所述电路结构包括N位循环计数器电路，与所述N位循环计数器电路连接的N个地址产生电路，及与N个所述地址产生电路连接存储器阵列，通过把对一个存储器字的N次操作分散到N个不同的存储器字中，避免了对一个存储器字的过度操作，在每次掉电时，把触发器电路的状态存储在非挥发相变存储器中，在每次上电时，读出非挥发相变存储器中的数据，使触发器电路及N位循环计数器电路恢复到掉电前状态，实现了存储器字在任何情况下的均衡操作。通过本发明所述一种扩展存储器操作次数的电路结构及方法，解决了现有技术中相变存储器无法实现每个存储单元的读写擦均衡的问题。

技术领域

本发明属于集成电路存储器应用领域，特别是涉及一种扩展存储器操作次数的电路结构及方法。

背景技术

随着信息化、网络化和智能化的快速发展，嵌入式存储系统已成为数据处理的重要节点，作为嵌入式系统内存的存取，存储器读写擦的次数也迅速提高；但由于存储器的读写擦次数是有限的，当读写擦达到一定的限制次数后，存储器存储的数据就会变得不可靠。而且，随着集成电路工艺技术的提高，电荷型存储器如DRAM、Flash Memory普遍存在写入耐久性低、存储单元性能低等缺陷，都遇到了发展瓶颈，限制了其广泛应用。

为了提高存储器的寿命，使得每个比特的存储单元获得读写擦均衡，现有技术中一般采用磨损均衡技术(wear-leveling)，这个技术是存储器领域研究的关键技术之一。

由于传统的非易失性存储器闪存(flash memory)写入数据的速度很慢，不适合应用于纳秒级数据处理速度的系统，并且这种存储器是按存储器的块进行操作的，结构上不适合用于系统状态的保存，故在需要高速数据处理、快速上电、及状态恢复的情况下，迫切需要新的替代技术来突破这个瓶颈。

而以相变存储器(PCRAM)为代表的新型非易失性存储器技术，因其具有非易失性、低能耗、低延迟、高密度和易扩展等优势，为嵌入式系统的设计带来了新的可能，从而得到国内外学术界和工业界的高度重视；然而，对于相变存储器，如何实现其每个存储单元的读写擦均衡是现在丞待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扩展存储器操作次数的电路结构及方法，用于解决现有技术中相变存储器无法实现每个存储单元的读写擦均衡的问题。

为实现上述目的及其他相关目的，本发明提供一种扩展存储器操作次数的电路结构，所述电路结构包括：

N位循环计数器电路，用于根据输入的地址脉冲信号，在N个输出端依次产生一有效输出信号，并在所述电路结构上电时，根据地址产生电路反馈的置位信号和复位信号，将所述N位循环计数器电路的状态恢复到掉电前状态；

N个地址产生电路，与所述N位循环计数器电路连接，用于在所述电路结构正常工作时，根据所述N位循环计数器电路一输出端产生的有效输出信号，使与所述输出端对应的所述地址产生电路产生一地址信号并输出；在所述电路结构掉电时，将所述地址信号及地址信号的反相信号进行处理，产生一与所述地址信号对应的地址状态信号及地址状态信号的反相信号并进行存储；在所述电路结构上电时，读出存储的所述地址状态信号及地址状态信号的反相信号，并根据所述地址状态信号及地址状态信号的反相信号产生一置位信号和复位信号，通过所述置位信号和复位信号使所述地址产生电路输出与所述地址状态信号对应的地址信号，同时将所述置位信号和复位信号反馈至N位循环计数器电路；

存储器阵列，与N个所述地址产生电路连接，包括N个存储器字，用于根据所述地址产生电路输出的地址信号，将输入所述存储器阵列的数据写入所述地址信号对应的存储器字中，实现输入数据依次循环写入N个存储器字中；

其中，N为大于等于2的整数。