[发明专利]指令转换方法和装置

说明书

本发明实施例提供了一种指令转换方法，包括：获取底层虚拟机LLVM编译器中间代码的算数指令；确定所述LLVM编译器中间代码的算数指令的操作数和操作码；确定目标平台的系统位数；在所述目标平台的指令集中，确定与所述LLVM编译器中间代码的算数指令操作码以及所述系统位数对应的目标操作码；采用所述操作数以及目标操作码，生成目标平台的算数指令。在本发明实施例中，LLVM编译器在将中间代码的算数指令转换为目标平台的算数指令时，可以根据目标平台的系统位数，生成与目标系统的系统位数匹配的算数指令。

技术领域

本发明涉及计算机技术领域，特别是涉及一种指令转换方法和一种指令转换装置。

背景技术

LLVM(Low Level Virtual Machine，底层虚拟机)编译器是一种可以将高级语言代码，转换为目标平台代码的编译器。LLVM编译器首先将高级语言代码转换为LLVM的中间语言指令IR，然后再将中间指令转换为目标平台代码。

LLVM编译器的中间语言指令IR，需要经过SelectionDAG节点选择器转换为带有的SelectionDAG节点的指令。ISD命令空间包括一个记录所有SelectionDAG节点类型和值类型的枚举列表，其中的SelectionDAG节点包括：多精度加减法指令ADDC，SUBC，ADDE，SUBE。

现有技术中只实现了将多精度加减法指令ADDC，SUBC，ADDE，SUBE，转换为32位的MIPS平台上的指令的转换操作，未实现64位MIPS平台的转换操作。

发明内容

鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种指令转换方法和相应的一种指令转换装置。

为了解决上述问题，本发明实施例公开了一种指令转换方法，包括：

获取底层虚拟机LLVM编译器中间代码的算数指令；

确定所述LLVM编译器中间代码的算数指令的操作数和操作码；

确定目标平台的系统位数；

在所述目标平台的指令集中，确定与所述LLVM编译器中间代码的算数指令操作码以及所述系统位数对应的目标操作码；

采用所述操作数以及目标操作码，生成目标平台的算数指令。

优选的，所述目标平台为MIPS平台，所述算数指令包括：ADDC加法指令和SUBC减法指令；所述ADDC加法指令的操作码为ADDC操作码；所述SUBC减法指令的操作码为SUBC操作码；

所述在所述目标平台的目标指令集中，确定与所述LLVM编译器中间代码的算数指令的操作码对应的目标操作码的步骤包括：

若所述算数指令为ADDC加法指令，目标平台的系统位数为64位，且ADDC加法指令的操作数不包含立即数，则确定与所述ADDC操作码对应的加法操作码DADDu；

若所述算数指令为SUBC减法指令，目标平台的系统位数为64位，且SUBC减法指令的操作数不包含立即数，则确定与所述SUBC操作码对应的减法操作码DSUBu；

若所述算数指令为ADDC加法指令，目标平台的系统位数为64位，且ADDC加法指令的操作数包含立即数，则确定与所述ADDC操作码对应的加法操作码DADDiu；

若所述算数指令为SUBC减法指令，目标平台的系统位数为64位，且SUBC减法指令的操作数包含立即数，则确定与所述SUBC操作码对应的减法操作码DSUBiu。

优选的，所述ADDC加法指令和所述SUBC减法指令的操作数包括：第一操作数和第二操作数；所述采用所述操作数以及目标操作码，生成目标平台的算数指令的步骤包括：