[发明专利]集成沟槽式电容器有效
申请号: | 201710816297.2 | 申请日: | 2017-09-12 |
公开(公告)号: | CN107818970B | 公开(公告)日: | 2023-08-18 |
发明(设计)人: | B·胡;H·卡瓦哈勒;S·P·彭德哈卡 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 徐东升;王爽 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成 沟槽 电容器 | ||
1.一种用于在半导体工艺中提供深沟槽式电容器的方法,所述方法包括:
在半导体衬底的第一区域中形成多个深沟槽,所述第一区域具有第一掺杂类型;
在所述多个深沟槽的表面上形成介电层;
沉积掺杂多晶硅层以填充所述多个深沟槽,所述掺杂多晶硅层具有第二掺杂类型;以及
在所述介电层与所述半导体衬底的顶表面的交点处形成浅沟槽;
在所述浅沟槽中形成覆盖所述介电层的浅沟槽隔离,所述浅沟槽隔离具有与所述半导体衬底的顶表面共面的顶表面。
2.根据权利要求1所述的方法,其中所述第一掺杂类型为N型,以及所述第二掺杂类型为P型,并且所述衬底掺杂有P型掺杂剂。
3.根据权利要求1所述的方法,其中形成所述多个深沟槽、形成所述介电层和沉积所述掺杂多晶硅层是模块化流程的要素,当需要电容器时,所述模块化流程的要素能够添加到工艺流程中而无需改变所述模块化流程之外的其他要素。
4.根据权利要求1所述的方法,还包括在形成所述多个深沟槽之前形成所述第一区域。
5.根据权利要求4所述的方法,其中形成所述第一区域包括在外延层中形成具有所述第一掺杂类型的掩埋层,在覆盖所述掩埋层的外延层中注入所述第一掺杂类型的掺杂剂并将所述掺杂剂更深地热驱动到所述半导体衬底中以形成重掺杂阱。
6.根据权利要求5所述的方法,其中形成所述第一区域为所述半导体工艺的基线流程的一部分。
7.根据权利要求1所述的方法,其中形成所述介电层包括生长热氧化物。
8.根据权利要求7所述的方法,其中形成所述介电层还包括在所述热氧化物上方沉积氮化物层。
9.根据权利要求8所述的方法,其中形成所述介电层还包括执行所述氮化物层的湿氧化以在所述氮化物层上方形成氮氧化物层。
10.根据权利要求1所述的方法,还包括向所述第一区域提供第一掺杂类型的掺杂剂的源极/漏极注入物,并向所述掺杂多晶硅层提供第二掺杂类型的掺杂剂的源极/漏极注入物。
11.根据权利要求10所述的方法,还包括向所述第一区域和所述掺杂多晶硅层提供触点。
12.根据权利要求1所述的方法,还包括在形成所述浅沟槽隔离之后在所述半导体上执行化学机械抛光即CMP。
13.根据权利要求1所述的方法,其中第一类型的掺杂剂和第二类型的掺杂剂均为N型掺杂剂。
14.一种在集成电路芯片即IC芯片中形成的电容器,所述电容器包括:
阱结构,其在外延层中形成并掺杂有第一类型掺杂剂,所述阱结构形成所述电容器的第一板;
多个深沟槽,所述多个深沟槽在所述阱结构中形成并且填充有掺杂有第二类型掺杂剂的多晶硅层,所述多晶硅层通过所述深沟槽的侧壁上的介电层与所述阱结构分离;以及
浅沟槽隔离,其覆盖所述介电层并且具有与所述外延层的表面共面的顶表面。
15.根据权利要求14所述的在IC芯片中形成的电容器,其中所述外延层掺杂有P型掺杂剂,所述阱结构掺杂有N型掺杂剂,并且所述多晶硅层掺杂有P型掺杂剂。
16.根据权利要求15所述的在IC芯片中形成的电容器,其中所述多晶硅层是原位掺杂的。
17.根据权利要求15所述的在IC芯片中形成的电容器,其中深沟槽的横截面为圆形的,并且单个触点落到所述多晶硅层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710816297.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:包括测试单元的显示设备
- 下一篇:功率转换模块