[发明专利]栅极驱动电路

权利要求书

1.一种移位寄存器单元电路，包括：

编程模块和补偿模块，交替向所述移位寄存器的单元电路输出端提供扫描信号；

其中所述编程模块被配置为在数个时钟信号和第一模式使能信号

(M_mode)的控制下将第一时钟信号(CK1)传输到所述移位寄存器单元电路输出端；

所述补偿模块被配置为在第二模式使能信号(S_mode)和重置信号(RST)的控制下将第二时钟信号(LC)传输到所述移位寄存器单元电路输出端；

其中所述第一时钟信号(CK1)的频率高于所述第二时钟信号(LC)的频率。

2.如权利要求1所述的移位寄存器单元电路，其中所述编程模块包括编程输入控制子模块，编程输出驱动子模块，以及编程下拉和维持子模块；其中

所述编程输入控制子模块被配置为在第三时钟信号(CK4)和所述第一模式使能信号(M_mode)的控制下将接收到的输入信号(ST)传输给所述编程输出驱动子模块；

所述编程输出驱动子模块，耦合在所述第一时钟信号(CK1)输入端和所述移位寄存器单元电路输出端之间，被配置为在所述编程输入控制子模块的控制下将所述第一时钟信号(CK1)传输到所述移位寄存器单元电路输出端；以及

所述编程下拉和维持子模块被配置为在第四时钟信号(CK3)和所述第一模式使能信号(M_mode)的控制下将所述移位寄存器单元电路输出端下拉并维持在低电平。

3.如权利要求1所述的移位寄存器单元电路，其中所述补偿模块包括补偿输入控制子模块，补偿输出驱动子模块，以及补偿下拉和维持子模块；其中

所述补偿输入控制子模块被配置为在输入信号(ST)和/或所述第二模式使能信号(S_mode)的控制下将所述输入信号(ST)或所述第二模式使能信号(S_mode)传输给所述补偿输出驱动子模块；

所述补偿输出驱动子模块，耦合在所述第二时钟信号(LC)输入端和所述移位寄存器单元电路输出端之间，被配置为在所述补偿输入控制子模块的控制下将所述第二时钟信号(LC)传输到所述移位寄存器单元电路输出端；以及

所述补偿下拉和维持子模块被配置为在所述第二模式使能信号

(S_mode)和所述重置信号(RST)的控制下将所述移位寄存器单元电路输出端下拉并维持在低电平。

4.如权利要求2所述的移位寄存器单元电路，其中

所述编程输入控制子模块包括，

第一晶体管(S31)，其第一极被配置为接收所述输入信号，其第三极被配置为接收所述第三时钟信号(CK4)；

第二晶体管(S32)，其第一极耦合到所述第一晶体管(S31)的第二极，

其第三极被配置为接收所述第一模式使能信号(M_mode)，其第二极耦合到所述编程输出驱动子模块；

所述编程输出驱动子模块包括，

第三晶体管(S33)，其第一极被配置为接收所述第一时钟信号(CK1)，

其第三极耦合到所述第二晶体管(S32)的源极，其第二极耦合到所述移位寄存器单元电路输出端；

所述编程下拉和维持子模块包括，

第四晶体管(S35)，其第一极耦合到所述移位寄存器单元电路输出端，

其第三极配置为接收第四时钟信号(CK3)；

第五晶体管(S36)，其第一极耦合到所述第四晶体管(S35)第二极，其第三极配置为接收所述第一模式使能信号(M_mode)，其第二极耦合到低电平。

5.如权利要求3所述的移位寄存器单元电路，其中

所述补偿输出驱动子模块包括

第六晶体管(C32)，其第一极被配置为接收第二时钟信号(LC)，其第三极耦合到所述补偿输入控制子模块，其第二极耦合到所述移位寄存器单元电路输出端；

所述补偿下拉和维持子模块包括

第七晶体管(C36)，其第一极耦合到所述第六晶体管(C32)的第二极，

其第三极被配置为接收所述第二模式使能信号(S_mode)；

第八晶体管(C37)，其第一极耦合到所述第七晶体管(C36)的第二极，

其第三极被配置为接收所述重置信号(RST)，其第二极耦合到低电平。