[发明专利]变电站二次设备以及二次设备的数据发送方法

权利要求书

1.一种二次设备的数据发送方法，其特征在于，包括以下步骤：

获取写入了发送时标的待发送数据；所述发送时标为所述待发送数据期望被发送至各终端设备的绝对发送时间；

获取当前时标，若所述发送时标大于或等于所述当前时标，则识别所述待发送数据为有效报文，添加所述有效报文至缓存发送队列；若所述发送时标小于当前硬件时标，则识别所述待发送数据为无效报文，并丢弃所述无效报文；

待时间到达所述发送时标时，发送所述有效报文。

2.根据权利要求1所述的二次设备的数据发送方法，其特征在于，还包括步骤：

判断所述缓存发送队列的容量是否已满，若是，则不再添加所述有效报文至缓存发送队列；或者，

还包括步骤：

判断添加所述有效报文至缓存发送队列的添加时间是否超出预设时间偏差阈值，若是，则不再添加所述有效报文至缓存发送队列。

3.根据权利要求1或2所述的二次设备的数据发送方法，其特征在于，

包括获取所述有效报文对应的端口信息的步骤，所述添加所述有效报文至缓存发送队列的步骤包括添加对应多个所述端口信息的有效报文至各个对应端口的缓存发送队列；

所述发送所述有效报文的步骤，是同时发送各个缓存发送队列中的所述有效报文。

4.根据权利要求1或2所述的二次设备的数据发送方法，其特征在于，所述获取写入了发送时标的待发送数据的步骤之前，包括：

数据存储处理器根据自身硬件时标计算所述发送时标，并写入所述待发送数据。

5.根据权利要求4所述的二次设备的数据发送方法，其特征在于，所述获取写入了发送时标的待发送数据的步骤包括：

所述数据存储处理器获取所述待发送数据的各个数据包在内存中的首地址，将所述首地址按照从小到大的顺序写入与数据存储处理器发送通道对应的发送描述符缓存中，生成数据发送指令；

根据所述数据发送指令，通过所述数据存储处理器获取发送描述符缓存中的所述首地址，并根据所述首地址读取所述待发送数据。

6.根据权利要求1或2所述的二次设备的数据发送方法，其特征在于，

若所述缓存发送队列中包括多个有效报文，并且各个有效报文的发送时标不同，则根据各个发送时标的先后顺序对各个有效报文进行排序；

所述发送所述有效报文的步骤，是根据排序依次发送所述各个有效报文。

7.一种变电站二次设备，其特征在于，包括数据存储处理器以及数据发送处理器，所述数据存储处理器与所述数据发送处理器连接；

所述数据存储处理器用于获取发送时标，将发送时标写入待发送数据；所述发送时标为所述待发送数据期望被发送至各终端设备的绝对发送时间；

所述数据发送处理器用于获取写入了发送时标的待发送数据，获取当前时标，若所述发送时标大于或等于所述当前时标，则识别所述待发送数据为有效报文，添加所述有效报文至缓存发送队列，待时间到达所述发送时标时，发送所述有效报文；还用于将发送时标小于当前时标的待发送数据识别为无效报文，并丢弃。

8.根据权利要求7所述的变电站二次设备，其特征在于，

所述数据存储处理器还用于获取所述待发送数据的各个数据包在内存中的首地址，将所述首地址按照从小到大的顺序写入与数据存储处理器发送通道对应的发送描述符缓存中，并生成数据发送指令，发送所述数据发送指令至所述数据发送处理器；

数据发送处理器用于根据所述数据发送指令，通过所述数据存储处理器获取发送描述符缓存中的所述首地址，并根据所述首地址读取所述待发送数据。

9.根据权利要求7或8所述的变电站二次设备，其特征在于，所述数据存储处理器为CPU，所述数据发送处理器为FPGA。