[发明专利]栅极驱动电路和显示装置

说明书

本申请公开了一种栅极驱动电路，该栅极驱动电路包括延迟模块，用于对至少一个后级启动信号进行延迟以得到对应的延迟启动信号；以及多个级联的栅极驱动单元，位于所述多个级联的栅极驱动单元的末端的至少一级所述栅极驱动单元根据对应的所述延迟启动信号产生本级栅极驱动信号，本发明的栅极驱动电路所解决的技术问题在于，通过后级启动信号进入栅极驱动单元内部之前产生信号延迟的方式，减小静电电流，从而达到减缓电压切换对面板造成冲击的目的。

技术领域

本发明涉及显示技术领域，更具体地，涉及一种栅极驱动电路和显示装置。

背景技术

显示装置一般包括显示面板、栅极驱动电路和源极驱动电路。其中，显示面板包括由多个像素单元形成的像素阵列，每个像素单元包含一个薄膜晶体管。在该像素阵列中，位于同一行的像素单元中的薄膜晶体管的栅极通过同一条扫描线与栅极驱动电路相连，栅极驱动电路通过多条扫描线逐行选择像素阵列中的各行像素单元；位于同一列的像素单元中的薄膜晶体管的源极或漏极通过同一条数据线与源极驱动电路相连，源极驱动电路通过多条数据线对各列像素单元施加灰阶电压，从而使显示面板呈现图像。

随着显示装置的发展，集成栅极驱动技术(Gate Driver In Array,GIA)的应用越来越广泛，它是将栅极驱动电路与显示面板集成于同一基板上，这种技术不仅能够减少数以千计的走线、使显示装置更加对称和紧凑，还能降低成本、提高显示面板的分辨率和弯折度。

然而，在现有技术中，对于栅极驱动电路的后级启动信号来说，存在着较为严重的静电释放问题，对比前级启动信号与时钟信号发现，后级启动信号的负载偏小，在电路运行时，后级启动信号出现较严重的静电释放，由于在后级启动信号连接端上积累的静电电荷缺乏有效的静电释放路径，从而导致静电电流过大，容易烧毁后级启动信号连接端，后级启动信号无法加载到相应的栅极驱动单元上，使得栅极线集成的驱动电路不能正常工作，进而影响整个显示面板不能正常显示。

发明内容

本发明针对现有技术中所存在的上述问题提供了一种栅极驱动电路和显示装置，其要解决的技术问题在于，通过后级启动信号进入栅极驱动单元内部之前产生信号延迟的方式，将静电电流减小，从而达到减缓电压切换对面板材料造成的冲击的目的。

根据本发明的一方面，提供了一种栅极驱动电路，该栅极驱动电路包括延迟模块，用于对后级启动信号进行延迟以得到对应的延迟启动信号；以及多个级联的栅极驱动单元，位于所述多个级联的栅极驱动单元的末端的至少一级所述栅极驱动单元根据对应的所述延迟启动信号产生本级栅极驱动信号。

优选地,所述延迟模块包括至少一个延迟单元，各个所述延迟单元用与分别将不同的所述后级启动信号延迟为对应的所述延迟启动信号。

优选地，各个所述延迟单元用包括：输入模块，用于根据所述后级启动信号控制第一节点的电压，所述第一节点提供所述延迟启动信号；第一控制模块，用于根据第一参考信号产生第一控制信号；第二控制模块，其与所述第一控制模块相连于第二节点，当所述后级启动信号有效时，所述第二控制模块根据第二参考信号产生第二控制信号；以及下拉模块，其与所述输入模块相连于所述第一节点，当所述第一控制信号或所述第二控制信号有效时，所述下拉模块根据第二参考信号下拉所述延迟启动信号。

优选地，所述输入模块包括第一晶体管，所述第一晶体管的控制端、第一通路端接收所述后级启动信号，所述第一晶体管的第二通路端与所述第一节点相连以控制所述延迟启动信号。

优选地，所述第一控制模块包括第三晶体管，所述第三晶体管的第一通路端与控制端接收所述第一参考信号，所述第一晶体管的第二通路端与所述第二节点相连以提供所述第一控制信号。

优选地，所述第二控制模块包括第二晶体管和第一电阻，所述第一电阻的一端接收所述后级启动信号，所述第一电阻的另一端与所述第二晶体管的控制端之间，接收所述后级启动信号，所述第二晶体管的第一通路端接收第二参考信号，所述第二晶体管的第二通路端与所述第二节点相连并输出所述第二控制信号。