[发明专利]平面MOS器件及其制造方法

说明书

本发明属于半导体功率器件技术领域，具体涉及到一种平面MOS器件及其制造方法，本发明将普通平面MOS位于JEFT区域上部的栅极通过刻蚀的方式去掉并填充绝缘介质，利用此方式有效降低JEFT电阻和Qgd，本发明制造工艺简单，其工艺方法能够完全与普通平面MOS工艺步骤兼容，成本低，结构新颖，具有良好的电特性和可靠性，能有效降低器件导通电阻和Qgd，减小器件导通损耗和开关损耗，从而达到节能减排的目的。

技术领域

本发明涉及半导体功率器件技术领域，具体涉及一种平面MOS器件及其制造方法。

背景技术

众所周知，普通的MOSFET只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10V～30V的情况，这主要受到普通MOSFET结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积；其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。

双扩散MOS结构(DMOS)的出现解决了传统MOSFET承受高压能力不足的问题；首先诞生的是横向DMOS(即LDMOS)，该结构是在沟道和高掺杂的漏极间增加一个低掺杂的N-漂移区。因此，LDMOS的阻断电压主要取决于漂移区的宽度和掺杂浓度，当需求耐压较高时，则必须增加漂移区宽度和降低掺杂浓度，这将导致器件面积的进一步增大，增加生产成本；而另一种VDMOS结构显然比LDMOS更具优势，芯片有效利用面积更高，其沟道部分是由同一窗口的两次注入经扩散后形成，通过离子注入的能力和角度的选择即可控制沟道的长短，可形成较短的沟道，工艺完全与普通MOSFET结构兼容，可采用自对准工艺，生产过程简单，成本低；因此其具有高输入阻抗和低驱动功率、开关速度快以及温度特性好等技术特点。

VDMOS器件的击穿电压与导通电阻成正比，导通电阻越大则意味着器件的导通损耗越大，而VDMOS的导通电阻中JFET电阻和漂移区电阻占据了很大一部分份额。随着经济的不断发展和人们生活水平不断提高，特别是电子产品爆发式增长和不断的更新换代，使得能源消耗极具增加，也逐渐唤起了人们的节约能源意识，作为电子产品重要组成部分的半导体电力电子器件扮演着非常重要的角色，而为了降低导通损耗和开关损耗对能源，单胞数量势必要持续增加而器件面积相应的也不断增大，无形中增加了生产成本；因此，对通过VDMOS结构的不断优化，降低器件导通损耗和开关损耗，同时减少生产成本成为目前半导体电力电子器件主要的研究方向之一。

发明内容

有鉴于此，本发明的主要目的在于提供一种平面MOS器件及其制造方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供一种平面MOS器件，由至少一个单胞器件组成，每个单胞器件包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层、及位于所述绝缘介质层上方的源极金属区层，还包括：

栅氧化层，其与所述P型阱区层和N+源极区层以及P型阱区接触；

多晶硅层，其与栅氧化层接触，顶部和侧壁与所述绝缘介质层接触；

接触孔，所述接触孔穿过绝缘介质层延伸至所述N-外延层，与所述N-外延层和所述N+源极区层接触，所述接触孔内填充有金属，所述金属的顶端连接所述源极金属区层；

其中，所述单胞器件中的栅极区中心位置由所述绝缘介质层填充，所述绝缘介质层下方与N-外延层接触，上方与所述源极金属区层底部接触。

上述方案中，所述单胞器件中的栅极区包括栅氧化层、多晶硅层和绝缘介质层，所述栅氧化层与P型阱区层和N+源极区层以及N-外延层接触，所述多晶硅层的底部与栅氧化层接触，顶部和侧壁与绝缘介质层接触，所述绝缘介质层的另一端侧壁与多晶硅层和栅氧化层横向接触形成对称结构。