[发明专利]一种可扩展的可重构多核处理器连接方法

说明书

技术领域

本发明涉及一种可扩展的可重构多核处理器连接方法，属于可重构技术领域。

背景技术

可重构计算被视为能够将传统处理器的高度灵活性与ASIC（Application Specific Integrated Circuit）所具有的高处理效率进行结合的有效解决方案。由于可重构体系结构具有较好的适应性，针对不同应用能够通过不同粒度的并行来加快处理速度。在可重构设备中，FPGA（Field－Programmable Gate Array）是最广泛使用的可重构器件。动态可充配置的FPGA是实现硬件级别多任务的重要基础。

多个处理核心在单一芯片上的集成，带来了新的挑战，即如何将数量众多的片上器件连接起来。当片上集成的处理器核数量较少时，最直观的方法是采用传统的总线连接方式。对于双核处理器，可以使用总线直接将两个处理核连接在一起，通过总线来进行通信；两个处理核通过L2 Cache共享数据。当处理核的数量增加到4个的时候，4个处理核通过总线进行连接，L2 Cache的共享方式出现了不同的形式，既可以4个处理核共享L2 Cache，也可以将处理核分组后再按组共享L2 Cache。使用总线来进行处理核连接时，为处理核之间的通信提供了更高的带宽，从而提供了更高的通信效率。但是随着处理核数量的增加，总线的缺陷也迅速暴露出来：总线所占用的片上面积过大，降低了芯片的有效利用；当总线上连接的处理核数量较多时，如何来分配总线的使用权成为一个关键问题，这也使得总线容易成为系统性能的瓶颈。

当片上处理核的数量较多时，可以采用交叉开关(Crossbar Switch)的方式来进行多核之间数据传输的处理。交叉开关是传统阵列处理器和多处理器系统中常用的数据交换方式，包括了单级交叉开关和多级交叉开关。在交叉开关中构建了从输入直到输出的数据通道，主要作用是实现数据的快速转发。交叉开关内部无阻塞，能够支持多路并行传输。输入模块根据路由等信息通过交叉开关将数据发送到对应的输出模块。通过仲裁机制，交叉开关能够解决对相同模块的访问请求。在处理核数量较少时，交叉开关具有较高的效率。交叉开关同样也具有一些缺陷，包括了较低的扩展性、较大的片上面积占用和较高的能耗，尤其是当处理核的数量较大时，这些缺陷更为明显。

随着片上处理核数量的继续增加，总线和交叉开关都不再能够高效率的完成通信任务。当片上器件大量增加时，总线和交叉开关连接方式无法适应芯片内部低延迟、高通信量的要求。借鉴宏观网络的思想，利用“线”来连接片上器件就成为解决核间通讯问题的重要方向，即片上网络(Network on Chip)。片上网络由节点、路由器和网络接口组成，共同构造出芯片内部的通讯网络。节点可以是不同类型的计算单元、存储单元等；网络接口负责网络数据与原始数据之间的转化，路由器则负责决定网络数据包转发的方式。片上网络的“线”资源非常丰富，这意味着核间网络具有潜在的巨大可利用带宽。

片上网络的出现引起了并行计算任务之间通讯模式的相应变化。与总线连接方式相比，片上网络的优势在于它将核间的通讯分布到网络中，增加了通讯带宽，提高了系统的可扩展性。为了充分利用片上网络多核系统提供的计算资源，从网络层面来说，软件往往以线程级并行化的形式进行设计。由于片上网络多核系统所具有的丰富计算资源，可并行的线程数量非常巨大。片上网络的资源和通讯方式给系统性能的提升带来了巨大的潜力，片上网络是核数量急剧增加时必然的核间连接与通信方式。

发明内容

本发明为了克服以上技术的不足，提供了一种可扩展的可重构多核处理器连接方法。

本发明克服其技术问题所采用的技术方案是：

一种可扩展的可重构多核处理器连接方法，包括步骤如下：

S1、建立可重构片上资源阵列：即在具有可重构资源的芯片上按照行和列排列可编程逻辑块，并在相邻可编程逻辑块之间、最后一行可编程逻辑块的下方以及最后一列可编程逻辑块的右方留出布线空间；

S2、建立可重构多核的片上网络：即在步骤S1所述的布线空间内进行布线；

S3、在片上网络的连线交叉处配置片上路由器：即在每两根连线交叉的位置配置一个片上路由器，片上路由器的数量与可编程逻辑块的数量相等；

S4、将可编程逻辑块连接到片上路由器上：即逐个将对应位置的可编程逻辑块与片上路由器连接。