[发明专利]虚拟UART

说明书

提供了电子设备中的虚拟UART设备。所公开的电子设备，具有通过第一链路提供的第一功能，所述电子设备还包括第一UART模块与第二UART模块，第一UAR T模块的发送端口耦合到第二UART模块的接收端口，第一UART模块的接收端口耦合到第二UART模块的发送端口；第一UART模块耦合到第一链路以提供电子设备的第二功能，其中，通过第一链路，第一UART模块的发送端口与接收端口第一链路被访问；电子设备从第二UART模块的接收端口获取请求，向第二UART模块的发送端口提供应答，以实现电子设备的第二功能。

技术领域

本申请涉及集成电路技术，尤其涉及在集成电路中提供虚拟UART，以及通过虚拟UART进行通信。

背景技术

通用异步收发传输器(Universal Asynchronous Receiver/Transmitter)通常被称作U ART，是电子设备中常用的通信部件。

JTAG是“联合测试行为组(Joint Test Action Group)”的词头字母的简写，JTA G也是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。

PCIe协议定义了设备间通信机制。NVMe协议(也参见“NVM Express Revision1.2”(下称NVMe协议)第3章，2014年11月3日)定义了访问非易失存储设备的机制。PCIe设备提供存储器空间(Memory Space)。耦合PCIe设备的主机可访问PCIe设备的存储器空间。

图1示出了背景技术的电子设备的框图。主机(host)通过PCIe PHY模块110耦合到电子设备。电子设备包括PCIe PHY模块110、数据链路层模块120、传输层模块130、存储器140以及CPU子系统160。PCIe PHY模块110用于处理PCIe底层协议(如物理层)。传输层模块130与CPU子系统160子系统均可访问存储器140。数据链路层模块120用于处理PCIe数据链路层协议，传输层模块130用于处理PCIe传输层协议。传输层模块130还依据存储器空间的TLP(传输层数据包，Transaction Layer Packet)访问存储器140。以及可选地，传输层模块130将TLP写入存储器140，并由CPU子系统160从存储器140提取TLP并处理，以及传输层模块130从存储器140中获取TLP，并通过链路层模块120发送给主机。依然可选地，传输层模块130将TLP发送给CPU子系统160，由CPU子系统160对TLP进行处理。

电子设备还包括UART 170，耦合到主机的UART 180。UART 170与UART 180之间根据指定协议进行通信。UART为主机与设备提供了PCIe链路之外的通信链路，用于例如对设备的PCIe系统、CPU中运行程序等进行调试。主机中运行调试软件与UAR T驱动程序。UART驱动程序管理主机中的UART 180。调试软件通过UART驱动程序访问UART 180，以通过UART170同设备进行通信。

UART 170与UART 180通过物理引线相耦合，要占用设备同主机的接口管脚，以及也占用设备中的芯片的管脚，增加了成本。以及，设备被大规模部署的现场可能位于远离人员工作场所的地区，从而由于空间/物理上难以接触，导致无法通过UART 170访问设备。

发明内容

本申请的目的包括减少UART占用的设备接口管脚，并向用户提供通过UART访问设备的便捷机制。

根据本申请的第一方面，提供了根据本申请第一方面的第一电子设备，具有通过第一链路提供的第一功能，所述电子设备还包括第一UART模块与第二UART模块，第一UART模块的发送端口耦合到第二UART模块的接收端口，第一UART模块的接收端口耦合到第二UART模块的发送端口；第一UART模块耦合到第一链路以提供电子设备的第二功能，其中，通过第一链路，第一UART模块的发送端口与接收端口第一链路被访问；电子设备从第二UART模块的接收端口获取请求，向第二UART模块的发送端口提供应答，以实现电子设备的第二功能。