[发明专利]一种自适应环路带宽的锁相环电路

说明书

一种自适应环路带宽的锁相环电路，包括依次串联连接构成反馈回路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器，还包括：平方律反比例线性电流偏置电路，所述平方律反比例线性电流偏置电路，用于产生与所述压控振荡器的控制电压的平方成正比、所述反馈分频器的分频比成反比的电流的偏置电压信号，所述偏置电压信号用以控制所述电荷泵输出电流对环路滤波器进行充放电控制。本发明的自适应环路带宽的锁相环电路，环路带宽ω_n可以随锁相环的输入及输出频率自适应地调整，使锁相环的环路动态特性保持一致，不随输入参考频率和输出频率的变化而变化。

技术领域

本发明涉及锁相环电路技术领域，特别是涉及一种随锁相环输入及输出频率自适应调整环路带宽的锁相环电路。

背景技术

锁相环在各类电子系统中有广泛的应用，比如在SOC和处理器中。传统的锁相环是基于模拟或混合信号电路的，主要包括鉴频鉴相器(PFD)、电荷泵、环路滤波器、压控振荡器(VCO)以及反馈分频器构成的反馈回路。

图1为现有技术中常见的一种传统锁相环电路的原理图，如图1所示，传统的锁相环电路包括：锁相环的输入时钟源101、鉴频鉴相器(PFD)103、电荷泵106、环路滤波器108、压控振荡器(VCO)110、反馈分频器113和锁相环的输出端111。

锁相环的输入时钟源101，来自于晶振或其它参考时钟，其输出参考时钟(REF)信号102给鉴频鉴相器(PFD)103的参考输入端。鉴频鉴相器(PFD)103的反馈输入端接收反馈分频器113输出的反馈时钟(FB)信号114，并根据接收的参考时钟(REF)信号102和反馈时钟(FB)信号114的相位差，输出第一输出(UP)信号104和第二输出信号(DN)105给电荷泵106。图2为鉴频鉴相器(PFD)的输入及输出信号的波形变化图。

如图2所示，当FB信号114的相位超前REF信号102的相位时，FB信号114的上升沿会使DN信号105先上升为高电平，直至REF信号102的上升沿使得UP信号104上升为高电平，同为高电平的UP信号104和DN信号105会使PFD_103的状态重置，从而使得UP信号104和DN信号105同时恢复为低电平；当FB信号114的相位滞后REF信号102的相位时，REF信号102的上升沿会使UP信号104先上升为高电平，直至FB信号114的上升沿使得DN信号105上升为高电平，同为高电平的UP信号104和DN信号105会使PFD_103的状态重置，从而使得UP信号104和DN信号105同时恢复为低电平。

电荷泵106，在第一输出(UP)信号104为高电平且第二输出信号(DN)105为低电平时，输出电流107给环路滤波器108充电；在第二输出信号(DN)105为高电平且第一输出(UP)信号104为低电平时，输出电流107给环路滤波器108放电。

环路滤波器108对电流107进行滤波，并产生控制电压109控制压控振荡器(VCO)110的振荡频率。压控振荡器(VCO)110的输出时钟信号112一方面经过反馈分频器113分频得到反馈时钟(FB)信号114输入给鉴频鉴相器(PFD)103，用以构成一个闭环的反馈回路，另一方面输出到锁相环的输出端111，作为整个环路的输出信号。

锁相环的环路稳定性及动态特性可以通过其相位的频域响应来反映。图3为现有技术中用于二阶锁相环的一阶RC环路滤波器的原理图，采用图3中所示的一阶RC滤波器的二阶锁相环，其输出相位P_O(s)与输入相位P_I(s)的闭环频域响应(传递函数)的表达式为：

其中，N为反馈分频器的分频比；

ω_n为锁相环的环路带宽(rad/s)，其表达式为：

ζ为阻尼系数，其表达式为：