[发明专利]一种高线性低电压相位内插电路

权利要求书

1.一种高线性低电压相位内插电路，包括：状态机、偏置生成单元、电流舵数模转换器、电流电压转换模块、主复用器、副电流舵数模转换器、副电流电压转换模块、副复用器，以及乘法器，其特征在于，

所述状态机，其输出控制码控制所述电流舵数模转换器、所述副电流舵数模转换器输出差分控制电流；

所述偏置生成单元，其向所述电流舵数模转换器、所述副电流舵数模转换器和所述乘法器提供偏置电流；

所述电流电压转换模块、所述副电流电压转换模块分别将所述差分控制电流转化为控制电压；

所述主复用器、所述副复用器，分别接受控制码的控制，对控制电压进行选择；

所述乘法器，其根据控制电压以及锁相环输出的时钟信号，输出相位内插电路时钟信号。

2.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，所述偏置生成单元，其向所述副电流舵数模转换器提供的最低有效位电流是向所述电流舵数模转换器提供的最低有效位电流的0.7倍。

3.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，所述主复用器、所述副复用器，接受控制码的高两位控制，选通四组不同的控制电压。

4.根据权利要求3所述的高线性低电压相位内插电路，其特征在于，所述主复用器、所述副复用器输出的电压控制所述乘法器的尾电流源，所述锁相环输出的时钟信号控制所述乘法器的差分对管。

5.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，所述主复用器输出的四组控制电压和锁相环输出的四组正交时钟信号分别控制所述乘法器的尾电流源和差分对管，有效避免了由采用多级金属-氧化物-半导体场效晶体管堆叠电路结构造成的电压裕度不足的问题。

6.根据权利要求5所述的高线性低电压相位内插电路，其特征在于，所述四组正交时钟信号为clk0/clk180、clk90/clk270、clk180/clk0、及clk270/clk90，相位内插电路属于四象限相位内插电路，由所述主复用器根据所述控制码选通在所述乘法器中与所述四组正交时钟信号对应的所述尾电流源，以实现在四象限内切换。

7.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，所述乘法器的负载采用分裂电流方法，将二极管连接的金属-氧化物-半导体场效晶体管和固定偏置的电流源并联组成，其中，电流源的偏置是由所述偏置生成单元提供，保证与所述乘法器的尾电流源成比例，以减小过驱动电压，进而减小了消耗的电压裕度。

8.根据权利要求7所述的高线性低电压相位内插电路，其特征在于，所述乘法器是由八组相同尺寸开关对管的差分放大器并联构成，共用负载。

9.根据权利要求6所述的高线性低电压相位内插电路，其特征在于，所述主复用器和所述副复用器的结构相同，以保证同时选通对应于所述四组正交时钟的尾电流源的四组控制电压和对应于相位与所述四组正交时钟相差±π/4的另四组正交时钟的尾电流源的另四组控制电压。

10.根据权利要求9所述的高线性低电压相位内插电路，其特征在于，在所述乘法器中，由所述四组正交时钟控制的差分对管所对应的尾电流源，由所述四组控制电压直接控制。

11.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，所述乘法器还包括四个复用器；在所述乘法器中，由另四组正交时钟控制的差分对管所对应的尾电流源，由所述四个复用器根据所述状态机输出的控制码对应选通另四组控制电压的组合。

12.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，通过所述副复用器和所述乘法器中的逻辑模块的控制，来保证所选择的四组正交信号与和另四组正交信号的相位分量的幅度保持倍关系，以消除所述乘法器引入的谐波干扰。