[发明专利]基于FPGA和人工智能的视频结构化处理装置和方法

权利要求书

1.一种基于FPGA和人工智能的视频结构化处理装置，包括：

视频解码器，用于对输入的编码视频数据进行解码，将解码后的视频数据输入到FPGA；

FPGA，用于从所述视频解码器接收解码后的视频数据，利用所述FPGA中编程的人工智能算法对接收的解码后的视频数据进行结构化处理，将结构化信息返回到所述视频解码器，

所述视频解码器进一步用于从所述FPGA接收结构化信息，根据接收到的结构化信息对解码后的视频数据进行处理，最后输出目标图片与相应的结构化信息。

2.根据权利要求1所述的装置，其中，所述FPGA包括多个FPGA芯片，并且其中，所述视频解码器用于对输入的多路视频数据进行解码，解码后的多路视频数据输入到所述多个FPGA芯片，每个FPGA芯片对一路或多路视频数据进行结构化处理。

3.根据权利要求1或2所述的装置，其中，所述FPGA包括两个相同的FPGA芯片，并且其中，所述视频解码器用于对输入的16路视频数据进行解码，解码后的16路视频数据输入到所述两个FPGA芯片，每个FPGA芯片对8路视频数据进行结构化处理。

4.根据权利要求3所述的装置，其中，

所述视频解码器将解码后的16路视频数据分为两组8路视频数据，分别通过高速接口直接输入到所述两个FPGA芯片，

所述两个FPGA芯片分别对两组8路视频数据并行进行结构化处理，处理完后，各自直接将结构化信息返回到所述视频解码器。

5.根据权利要求3所述的装置，其中，

所述视频解码器通过高速接口将解码后的16路视频数据输入到所述两个FPGA芯片中的第一FPGA芯片，

所述第一FPGA芯片将其中的8路视频数据通过自身的高速接口发送到所述两个FPGA芯片中的第二FPGA芯片，并且对未发送的8路视频数据进行结构化处理，

所述第二FPGA芯片接收从所述第一FPGA芯片发送的8路视频数据，进行结构化处理，处理完后，将结构化信息返回到所述第一FPGA芯片，

所述第一FPGA芯片进一步从所述第二FPGA芯片接收结构化信息，与自身处理得到的结构化信息合并，一起返回到所述视频解码器。

6.一种计算处理设备，包括：

主控制器；

主板；以及

根据权利要求1到5中任意一项所述的基于FPGA和人工智能的视频结构化处理装置，通过PCIE接口连接到所述主板。

7.一种基于FPGA和人工智能的视频结构化处理方法，包括：

通过视频解码器对输入的编码视频数据进行解码，将解码后的视频数据输入到FPGA；

所述FPGA利用所述FPGA中编程的人工智能算法对从所述视频解码器输入的解码后的视频数据进行结构化处理；

由所述FPGA将结构化信息返回到所述视频解码器；

所述视频解码器根据从所述FPGA返回的结构化信息对解码后的视频数据进行处理，最后输出目标图片与相应的结构化信息。

8.根据权利要求7所述的方法，其中，所述FPGA包括多个FPGA芯片，并且其中，

通过视频解码器对输入的编码视频数据进行解码，将解码后的视频数据输入到FPGA进一步包括：通过所述视频解码器对输入的多路视频数据进行解码，将解码后的多路视频数据输入到所述多个FPGA芯片，

所述FPGA利用所述FPGA中编程的人工智能算法对从所述视频解码器输入的解码后的视频数据进行结构化处理进一步包括：每个FPGA芯片对一路或多路视频数据进行结构化处理。