[发明专利]一种可扩展的通用功能级异步电路

说明书

技术领域

本发明属于集成电路设计领域，尤其涉及一种通用化可扩展的功能级异步电路。

背景技术

随着半导体技术的飞速发展，基于硅体的片上集成功能越来越丰富，多时钟的应用也越来越典型，例如，同一功能模块往往会根据应用不同，需要在多个时钟频率下进行工作。常用的方法是基于在时钟源层面，根据配置选择，完成时钟信号的切换，以实现功能模块不同的主频模式。这种结构的设计重点在于严格控制频率切换前后的信号毛刺，着重消除时钟切换对芯片稳定性的影响。

国民技术股份有限公司专利CN201110441271.7号专利公开了一种多时钟切换电路，如图1所示：通过时钟选择模块选定CLK1～CLKN中的某路时钟作为目标时钟源，再通过跨时钟域同步逻辑进行控制信号同步，最后通过电路逻辑输出。这样的电路虽然可以实现时钟切换，但还存在以下问题：

1)控制切换电路和时钟选择电路必须确保时序一致，加大了时序控制难度；

2)时钟的选择切换容易造成信号的毛刺，芯片稳定性降低；

3)如需扩展多时钟源输入，需要更改控制切换和时钟选择逻辑，模块扩展性差，增加了集成复杂度。

发明内容

为解决上述问题，本发明提供一种可扩展的通用功能级异步电路，是将上述现有的时钟源级的切换与同步方法转换为功能模块级的切换与同步，避免了直接通过时钟源切换的电路结构以及因直接切换时钟带来的稳定性问题；本发明采用功能模块级的扩展，能够方便的更改控制切换和时钟选择逻辑。

一种可扩展的通用功能级异步电路，其特征在于，包括配置模块、选择逻辑模块、同步逻辑模块以及与同步逻辑模块一一对应相连的功能逻辑模块，其中同步逻辑模块和功能逻辑模块至少为两个；

所述配置模块工作在片上系统主时钟CLK_SYS下，接收外部输入的配置信号，并将配置信号在内部进行锁存；配置模块输出的锁存信号作为下一级同步逻辑模块的输入；同时配置模块根据输入的配置信号，为选择逻辑模块输出SEL信号；所述SEL信号用于指示选择逻辑模块将配置信号所选定的功能逻辑模块的输出作为最终输出；

所述同步逻辑模块接收配置模块输出的锁存信号、片上系统主时钟CLK_SYS以及片外时钟，一个同步逻辑模块对应一个片外时钟，且对应相连的同步逻辑模块与功能逻辑模块对应同一个片外时钟；同步逻辑模块分别将配置模块在片上系统主时钟CLK_SYS域下生成的锁存信号同步为各自的片外时钟域下的信号SYN_OUT_n；

所述功能逻辑模块在各自片外时钟域下接收对应的同步逻辑模块输出的信号SYN_OUT_n，并根据信号SYN_OUT_n是否有效控制自身是否工作，其中信号SYN_OUT_n是否有效由配置信号决定；同时，功能逻辑模块还接收外部输入的功能信号，形成各自时钟域下的信号OUT_n，并将信号OUT_n输出给选择逻辑模块。

优选地，所述选择逻辑模块为2^M选1多路选择器，其中M＝1,2,3…..。

优选地，所述SEL信号为比特信号，其位数与多路选择器的选择输入端位数对应。

优选地，所述功能逻辑模块为两个，且分别为计数器逻辑1和计数器逻辑2。

根据所述结构的特点，SEL信号源自配置模块，配置顺序先于其他信号配置，且SEL信号没有经过同步逻辑，是受片上系统主时钟控制输出，因此能够确保其早于OUT_n有效，保证电路功能正确性，避免毛刺产生。

有益效果：

(1)本发明的可扩展的通用功能级异步电路，通过功能模块级的切换与同步，避免了直接通过时钟源切换的电路结构以及因直接切换时钟带来的稳定性问题。

(2)当有扩展需求时，本发明只需在基础电路结构上增加相同的功能模块，方便模块扩展、易于功能集成且无需改变基础电路结构，支持即插即用，能够快速实现多时钟源的设计目标；同时扩展的各功能模块电路时序相对独立，时序综合可快速收敛，易于片上系统集成。

(3)本发明的选择信号SEL无需进行跨时钟域同步，有效减少了因时钟同步造成的时延，提高了模块工作性能。

附图说明

图1为发明CN201110441271.7的时钟源级的切换电路结构。

图2为本发明的功能模块级切换与同步电路结构图。

图3为本发明的功能扩展增加的电路结构图。

图4为本发明的基本设计方法实现的带内部时钟计数和外部时钟计数两种模式的计数器电路。

具体实施方式