[发明专利]积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法

说明书

本申请是申请日为2013年02月07日、申请号为201310049748.6、发明名称为“积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法”的申请的分案申请。

技术领域

本发明涉及一种密封材料积层复合体、密封后半导体元件承载基板、密封后半导体元件形成晶片、半导体装置、及半导体装置的制造方法，所述密封材料积层复合体能以晶片级总括密封。

背景技术

先前以来，承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面的晶片级密封，提案、研究出各种方式，可以例示以下方法：利用旋涂(spin coating)的密封、利用丝网印刷的密封(专利文献1)、使用使热熔融性环氧树脂涂层于薄膜支持体上的复合片材的方法(专利文献2及专利文献3)。

其中，作为承载有半导体元件的基板的半导体元件承载面的晶片级密封方法，以下方法最近得以投入批量生产：在金属、硅晶片、或玻璃基板等的上部，粘贴具有双面粘着层的薄膜，或利用旋涂等涂布粘着剂，然后使半导体元件排列粘着、承载于该基板上，作为半导体元件承载面，然后，在用液状环氧树脂或环氧模塑化合物(epoxy molding compound)等加热下，加压成型密封，从而密封该半导体元件承载面(专利文献4)。并且，同样地，作为形成有半导体元件的晶片的半导体元件形成面的晶片级密封方法，以下方法最近得以投入批量生产：在用液状环氧树脂或环氧模塑化合物等加热下，加压成型密封，从而密封该半导体元件形成面。

然而，在如上所述的方法中，当使用200mm(8英寸)左右的小直径晶片(wafer)、或金属等小直径基板时，目前尚可以密封而无重大问题，但是当密封300mm(12英寸)以上的承载半导体元件的大直径基板、或形成有半导体元件的大直径晶片的情况，由于密封固化时的环氧树脂等的收缩应力，导致基板或晶片产生翘曲，成为重大的问题。并且，当以晶片级密封承载半导体元件的大直径基板的半导体元件承载面时，将产生由于密封固化时的环氧树脂等的收缩应力，而导致半导体元件从金属等基板上剥离的问题，因而，导致无法投入批量生产的重大问题。

作为解决这种由将承载有半导体元件的基板、或形成有半导体元件的晶片的直径放大而随之而来的问题的方法，可以列举以下方法：向密封用树脂组合物中填充接近90wt％的填充剂；或，通过降低密封用树脂组合物的弹性来减小固化时的收缩应力(专利文献1、专利文献2、及专利文献3)。

然而，如果填充接近90wt％的填充剂，密封用树脂组合物的粘度将上升，当将密封用树脂组合物浇铸成型、密封时，将重新产生以下问题：基板上所承载的半导体元件受力，半导体元件从基板上剥离。并且，如果降低密封用树脂的弹性，密封的承载有半导体元件的基板、或形成有半导体元件的晶片的翘曲得以改善，但将重新产生耐热性和耐湿性等密封性能的降低。因此，利用这些解决方法，尚未达到根本性的解决。根据以上所述，寻求一种密封材料，所述密封材料即使在密封大直径晶片或金属等大直径基板时，基板或晶片也不会产生翘曲，或半导体元件也不会从金属等基板上剥离，并能以晶片级总括密封承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面，且密封后的耐热性和耐湿性等密封性能优异。

现有技术文献

专利文献

专利文献1：日本特开2002-179885号公报；

专利文献2：日本特开2009-60146号公报；

专利文献3：日本特开2007-001266号公报；

专利文献4：日本特表2004-504723号公报。

发明内容

除上述以外，还存在以下问题：即使利用耐热性和耐湿性等密封性能优异的密封材料来密封，当包含微量的来自于纤维基材的离子性杂质或由半导体装置外部侵入进来的离子性杂质、以及来自于半导体元件、半导体元件承载基板的离子性杂质时，半导体装置的可靠性将降低。

本发明是为了解决上述问题而完成，其目的在于提供一种密封材料积层复合体，所述密封材料积层复合体即使在密封大口径或薄型的基板/晶片的情况，也能够抑制基板/晶片的翘曲、及半导体元件的剥离，并能够以晶片级总括密封承载有半导体元件的基板、或所形成的晶片的半导体元件承载面或形成面，且密封后的耐热性和耐湿性等密封性能优异，通用性非常高。