[发明专利]面向语音常用词识别的二值网络实现系统有效
申请号: | 201710843023.2 | 申请日: | 2017-09-18 |
公开(公告)号: | CN107657312B | 公开(公告)日: | 2021-06-11 |
发明(设计)人: | 刘波;秦海;孙锰阳;郑梦瑶;龚宇;杨军 | 申请(专利权)人: | 东南大学 |
主分类号: | G06N3/04 | 分类号: | G06N3/04 |
代理公司: | 南京苏高专利商标事务所(普通合伙) 32204 | 代理人: | 李玉平 |
地址: | 210000 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 面向 语音 常用词 识别 网络 实现 系统 | ||
1.一种面向语音常用词识别的二值网络实现系统,其特征在于:用二值化的卷积网络识别语音常用词,包括异或乘法器,数模混合矢量矩阵求和模块和基于混合时钟频率的计数量化模块;
所述异或乘法器通过对二值化的权重和每层数据的符号位进行异或操作实现-1或1与输入数据的乘法;异或后的结果按批次送入反相器链延时的数模混合矢量矩阵求和模块进行相加;
反相器链延时的数模混合矢量矩阵求和模块用于实现将加法操作转换为反相器延时的叠加,输入数据的每一bit分别用一条反相器链来表示,对应的比特作为同一条延时链的控制信号,将1的个数转换为延时的长短;
所述反相器链由两种针对不同时钟边沿触发的可控延时块构成:del1为时钟上升沿触发可控延时块,当控制信号为0时,延时为Δt,控制信号为1时,延时为2Δt;del2为时钟下降沿触发可控延时块,当控制信号为0时,延时为Δt,控制信号为1时,延时为2Δt;
其中,基于混合时钟频率的计数量化模块,通过RS锁存器检测两个上升沿,得到使能信号en,与高频时钟CK相与,控制计数器工作,在下一个en之前将计数器置0;高频时钟由y级控制信号均为0的del1级联,周期为2yΔt,针对16bit数据的不同bit位的精度要求不同,将高频时钟进行对应的分频操作;
(1)最高两位数据的精度的要求最高,所以它们的延时链的采样时钟不进行分频,充当基准时钟;
(2)对于中间4位数据,其采样时钟进行二分频,频率为基准时钟的一半;
(3)对于最后10位数据,其采样时钟进行四分频,频率为基准时钟的四分之一。
2.如权利要求1所述的面向语音常用词识别的二值网络实现系统,其特征在于:二值化的卷积网络一共分为九层,输入是32乘32的规模,前六层是卷积层,后三层是全连接层;第一、二层均是128个卷积核,第三、四层是256个卷积核,第五、六层是512个卷积核;其中卷积核都是3乘3的规模,每两层卷积后有一层2乘2的最大池化;第七、八层均是1024个点的全连接层,第九层为10个点的全连接;二值网络的电路结构包括异或乘法器,数模混合矢量矩阵求和模块和基于混合时钟频率的计数量化模块;
二值网络的电路一次处理256个数据的乘加操作;网络中每层的数据按256个一批次输入到电路单元,与对应的二值化权重经过异或乘法器,得到的数据送入数模混合矢量矩阵求和模块进行按位累加操作,将对应数据位上的1的个数转化成延时的大小进行累加;再经过基于混合时钟频率的计数量化模块进行对延时的量化,进而将延时的大小量化成1的个数,即每个数据位上的和;最后再将得到的16个数据位上的和经过移位相加处理,得到最终和。
3.如权利要求1所述的面向语音常用词识别的二值网络实现系统,其特征在于:由于存在本征延时,需要增加校准模式,将本征延时消除,
其中x为延时链中1的个数,Δt为单个延时块控制信号为0的延时,t1为延时链的延时,t1min为延时链的输入控制信号全为0时的延时,y为控制信号均为0的del1延时块级联的个数,Tosc为输入边沿信号的周期,dump_i与cali_i分别表示第i条延时链和第i条校正链,dunp_cali_i为第i条延时链量化后输出的部分和。
4.如权利要求1所述的面向语音常用词识别的二值网络实现系统,其特征在于:所有部件之间相互配合,共同完成面向语音常用词识别的二值网络的电路实现,包括如下步骤:
(1)输入256个16比特二进制数D1-D256到异或乘法器;
(2)将输入的256个数据的符号位分别与其对应的二值权重进行异或后将16bit数按位送入数模混合矢量矩阵求和模块;
(3)256个16bit待加数的每一bit分别用数模混合矢量矩阵求和模块中的一条延时链来表示,对应的比特作为同一条延时链的控制信号,将1的个数转换为延时的长短;
(4)数模混合矢量矩阵求和模块中延时链输出的延时再经过基于混合时钟频率的计数量化模块,将信号的延时的大小通过采样得出:delay=m*Δt+n*2Δt,其中m为每条反相器链上0的个数,n为1的个数;
(5)对于计数量化模块中每条延时链的计数器根据所对应的bit位采取不同的时钟频率:对于最高两位数据,其采样时钟不进行分频,充当基准时钟;对于中间4位数据,其采样时钟进行二分频,为基准时钟的一半;对于最后10位数据,其采样时钟进行四分频,为基准时钟的四分之一;
(6)对数模混合矢量矩阵求和模块中延时链输出的延时进行校准以消除本征延时;
(7)计数量化模块采样出的延时再经过量化,输出每条反相器链上的1的个数;
(8)将16条延时链输出的结果进行下一步的移位相加操作,得出最终和,其公式为:Yall=∑Di=∑(-215Di[15]+214Di[14]+…+Di[0])。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710843023.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种双阴极转挂机械手
- 下一篇:一种导电极杠