[发明专利]形成垂直晶体管装置的方法

说明书

本发明涉及形成垂直晶体管装置的方法，其揭示于本文的一示范方法主要包括：在位于底部源极/漏极(S/D)半导体材料层上面的多个材料层中界定一空腔，其中，该空腔的底部暴露该底部源极/漏极(S/D)半导体材料层的一部分，以及进行至少一外延沉积制程以形成一垂直定向通道半导体结构于该底部源极/漏极(S/D)半导体材料层上且于该空腔中、以及一顶部源极/漏极(S/D)半导体材料层于该垂直定向通道半导体结构上面。在此实施例中，该方法更包括：移除该多个材料层中的至少一者以藉此暴露该垂直定向通道半导体结构的外周边表面且形成一栅极结构于该垂直定向通道半导体结构四周。

技术领域

本发明内容大体有关于半导体装置的制造，且更特别的是，有关于形成垂直晶体管装置的各种新颖方法。

背景技术

在例如微处理器、储存装置及其类似的现代集成电路中，在有限的晶片区上装设大量的电路元件，特别是晶体管。晶体管有各种形状及形式，例如平面晶体管、FinFET晶体管、纳米线装置、垂直晶体管等等。晶体管通常为NMOS(NFET)型或者是PMOS(PFET)型装置，其中“N”与“P”符号是基于用来建立装置的源极/漏极区的掺杂物的类型。所谓CMOS(互补金属氧化物半导体)技术或产品是指使用NMOS及PMOS晶体管装置两者制成的集成电路产品。不论晶体管装置的实际组态，各装置包含漏极及源极区和位在源极/漏极区之间的栅极电极结构。在施加适当的控制电压至栅极电极之后，就会在漏极区与源极区之间形成导电通道区。

图1为示范先前技术垂直晶体管装置10的简化示意图。一般而言，垂直晶体管10包含从半导体基板12的正面12S向上延伸的大体垂直定向通道半导体结构12A。如图1的上半部所示，半导体结构12A可具有各种不同组态，从上往下看，例如为圆形、矩形、方形等等，且有外周边12P。装置10更包含通道区13、在半导体结构12A的周边12P四周的全包覆式(gate-all-around，GAA)栅极结构14、底部源极/漏极(S/D)区16、顶部S/D区18、底部间隔体15B、以及顶部间隔体15T。也图示导电耦合至底部S/D区16的示范底部接触20与导电耦合至顶部S/D区18的顶部接触22。在图示实施例中，栅极结构14包含栅极绝缘层14A与导电栅极电极14B。装置10的组件的构造材料可取决于特定应用而有所不同。栅极结构14可使用习知栅极最先(gate first)或取代栅极制程技术制成。

装置设计者及制造者持续寻找改善装置效能、制程效率及/或产品良率的装置设计及制造方法。垂直晶体管装置的形成可能存在若干特殊挑战。例如，控制顶部间隔体及底部间隔体的厚度(在垂直方向)可能非常困难，而且准确地控制垂直晶体管装置的通道长度也极具挑战性。在制造垂直晶体管装置时产生的另一个问题在于顶部源极/漏极区通常在形成用于装置的栅极结构后形成，这意谓与形成顶部源极/漏极区有关的热预算也影响先前已形成的栅极结构，这可能导致垂直晶体管装置的阈值电压或可靠性特性有不合意的变化及/或变动。

本发明内容针对形成垂直晶体管装置的方法，它可提供制造成本被降低且可解决或至少降低上述问题中之一或更多的影响的改良垂直晶体管装置。

发明内容

以下提出本发明的简化概要以提供本发明的一些方面的基本理解。此概要并非本发明的穷举式总览。它不是旨在确认本发明的关键或重要元件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。