[发明专利]一种漏电保护型自举采样开关电路及设备

说明书

本发明涉及一种漏电保护型自举采样开关电路及设备，其中，漏电保护型自举采样开关电路，包括：漏电保护型栅压自举电路、栅压复位电路和NMOS开关电路；所述漏电保护型栅压自举电路，包括漏电保护开关；所述漏电保护开关一端连接电源VDD，另一端连接MOS管，在时钟为高电平期间断开所述电源VDD与所述MOS管的连接；所述NMOS开关电路包括N型MOS管M9和M10；N型MOS管M9作为采样开关，其栅端电压由漏电保护型栅压自举电路和栅压复位电路控制；N型MOS管M10作为采样开关M9的DUMMY管，用来消除沟道注入电荷的影响，其栅端的控制时序与采样开关M9的栅端的控制时序相反，通过时钟CLK经过一段时间延时得到。本发明满足较高要求的线性度，和解决常用的自举采样开关的漏电问题。

技术领域

本发明属于模拟集成电路设计领域，尤其是涉及一种漏电保护型自举采样开关电路及设备。

背景技术

在CMOS电路设计中，常用的MOS开关主要包括自举开关、CMOS开关、以及众所周知的PMOS开关和NMOS开关。开关开启的时候，输入信号Vi n通过采样开关存储在电容上；开关断开时，电容上的电荷保持不变。采样开关电路的性能直接影响采样信号的精确度。

对于简单结构的NMOS开关来说，当输入信号幅度比较大时，开关NMOS管不能完全导通，导通电阻较大；对于PMOS开关来说，当输入信号幅度较小时，开关PMOS管不能完全导通，导通电阻较大。比较大的导通电阻将导致采样保持电路需要较长时间的建立时间。此外，NMOS开关和PMOS开关的导通电阻随输入信号的幅度变化而变化，直接影响ADC的线性度。CMOS开关是将NMOS管和PMOS管并联，两管并联可以解决在输入信号过低或者过高时导通电阻过大的情况，但是CMOS开关的电阻仍然会随着输入信号电压的变化而变化。

以NMOS开关管为例，MOS管处于漏源电压很小的导通状态，即工作在三极管区(线性区)，此时的导通电阻为：

其中，μn表示NMOS管的迁移率，Cox为单位面积的栅氧化层电容，VDD为电源电压，Vi n为输入信号，VTH为NMOS管的阈值电压。NMOS管的栅源电压V_GS＝V_DD-V_in一般不会超过电源电压。μ_nC_ox是和工艺相关的常数。那么，开关导通电阻Ron和输入信号Vin、阈值电压VTH相关，不是一个恒值，存在非线性，即导通电阻随输入信号变化而变化。

为解决开关的非线性问题，常常采用自举采样开关，如图2所示为一种常用的自举开关结构图。在时钟控制信号CLK为高电平时，自举采样开关处于闭合状态，此时P型MOS管M4的源端接VDD，衬底接B点，栅极为低电平，M4处于导通状态。此状态下的B点电位为(VDD+Vin)，而由于寄生电容的存在，会和栅压自举电容C1一起进行电荷分配，导致实际的B点的电位是小于(VDD+Vin)。而当输入信号Vin＝0时，M4的衬底的电位小于源端电压VDD，如图3所示为P型MOS管M4的剖面图，源端(S)跟衬底(B)之间会形成一个PN结。而当S跟B之间，也即是图2中的电源跟B点之间的电压差大于PN结的正向导通电压(硅管为0.7V，锗管为0.3V)时，PN结将正向导通，而其PN结的正向导通电流特性为：

其中，I为通过PN结正向电流，I0是不随电压变化的常量，T是热力学温度，e是电子的电荷量，k为玻尔兹曼常数，V为PN结的正向压降。由于在常温(300K)下，kT/e＝0.026V，而PN结的正向压降约为十分之几伏，则exp(eV/kT)1，那么

可见，PN结的正向电流与PN结的正向压降V＝VDD-VB成指数关系，V越大，向N阱注入的电流就越大，这是不能接受的。

发明内容