[发明专利]一种多芯片叠层的封装结构及其封装方法

说明书

本发明涉及一种多芯片叠层的封装结构及其封装方法，仅使用一个联结片设置于HS芯片的源极和LS芯片的漏极上实现其电性连接，导电损耗和开关损耗减小，且热耗散效率则得到增强。IC芯片绝缘地连接在联结片上，从而可以叠放到HS芯片及LS芯片所在平面的上方，以有效减少封装后的器件尺寸。本发明中可以将第一、第二载片台的底面暴露在塑封体外；还有多种方法，进一步将联结片上不连接IC芯片的一部分表面暴露在塑封体外；或者在联结片上进一步连接散热板，并使该散热板的一部分表面暴露在塑封体外；或者将散热板插入到塑封体预留的缺口中以接触联结片帮助散热。

本案是分案申请

原案发明名称：一种多芯片叠层的封装结构及其封装方法

原案申请号：201310617032.1

原案申请日：2013年11月27日

技术领域

本发明涉及半导体领域，特别涉及一种多芯片叠层的封装结构及其封装方法。

背景技术

在DC-DC(直流-直流)转换器中，通常设有两个MOSFET(金属氧化物半导体场效应管)作为切换开关，一个是高端MOSFET(简称HS)，另一个是低端MOSFET(简称LS)。其中，HS的栅极G1及LS的栅极G2均与一控制器(简称IC)连接；HS的漏极D1连接Vin端，源极S1连接LS的漏极D2，而LS的源极S2连接Gnd端，以形成所述的DC-DC转换器。

对于DC-DC转换器中的芯片封装结构，是希望将高端MOSFET芯片和低端MOSFET芯片以及控制器芯片封装在同一个塑封体中，以减少外围器件数量，同时提高电源等的利用效率。然而，对于具体的封装结构来说，上述高端MOSFET芯片和低端MOSFET芯片以及控制器芯片只能在引线框架的同一个平面上平行布置，因此封装后的体积大；而且，仅仅通过引线来连接芯片的相应引脚(例如是HS的源极S1与LS的漏极D2之间)，将使得电阻和热阻增加，影响器件成品的性能。

发明内容

本发明的目的是提供一种多芯片叠层的封装结构及其封装方法的多种实施方案，能够通过设置联接片将控制器芯片叠放在高端和低端的MOSFET 芯片所在的平面之上，并通过该联接片实现相应芯片引脚的电路连接，以实现将多个半导体芯片封装在同一个半导体封装中，从而减少直流-直流转换器组装时元件的数量，减小整个半导体封装的尺寸，并有效改善器件的电学性能及散热效果。

为了达到上述目的，本发明一个技术方案是提供一种多芯片叠层的封装结构，其包含：

引线框架，其设有相互隔开的第一载片台，第二载片台和若干引脚，所述第二载片台进一步设有相互隔开的第一部分和第二部分；

第一芯片，其背面电极向下布置并导电连接在第一载片台上；

第二芯片，通过翻转使其正面电极向下布置并导电连接在第二载片台的第一部分及第二部分上，该第二芯片的其中一些正面电极连接至所述第一部分，其中另一些正面电极连接至所述第二部分；

联结片，其底面同时导电连接至第一芯片向上布置的其中一些正面电极，及第二芯片向上布置的背面电极上；

第三芯片，其背面向下布置并绝缘地连接在所述联结片的顶面上；

塑封体，其封装了依次叠放为多层结构的第三芯片、联结片、第一芯片及第二芯片、引线框架，以及对应连接在芯片电极与芯片电极之间或芯片电极与引脚之间的引线，并且，使引脚与外部器件连接的部分以及第一载片台和第二载片台背面的至少一部分暴露在该塑封体以外。

一个具体的应用实例中，所述第一芯片是一个作为高端MOSFET芯片的 HS芯片，其背面设置的漏极导电连接在第一载片台上；