[发明专利]一种BIOS程序的管理系统、方法及存储系统

说明书

技术领域

本发明涉及存储技术领域，特别是涉及一种BIOS程序的管理系统、方法及存储系统。

背景技术

随着大数据时代的发展，数据信息的存储技术日益完善。为了保护数据信息的安全，对存储系统的稳定性的要求越来越高。而BIOS(Basic Input OutputSystem，基本输入输出系统)程序中包含了存储系统中的重要参数的配置信息，对于整个存储系统的稳定性至关重要。现有技术中，由PCH(PlatformControllerHub，平台控制器中心)与一个存储BIOS程序的FLASH芯片连接，因此，PCH可以通过读取FLASH芯片中的BIOS程序中的配置信息，来配置存储系统的重要参数。但是，如果FLASH芯片出现问题，会导致整个存储系统崩溃，严重的情况下可能会造成数据信息的丢失，从而威胁到数据信息的安全。

因此，如何提供一种解决上述技术问题的方法是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种BIOS程序的管理系统、方法及存储系统，实现了BIOS程序的冗余，保证了数据信息的安全，提高了整个存储系统的稳定性。

为解决上述技术问题，本发明提供了一种BIOS程序的管理系统，应用于存储系统，包括控制单元、配置单元、主存储单元及副存储单元，其中：

所述主存储单元，用于预存基本输入输出系统BIOS程序；

所述副存储单元，用于预存所述BIOS程序；

所述控制单元，用于当接收到开机信号时，控制所述配置单元与所述主存储单元建立通讯连接，以便所述配置单元从所述主存储单元中读取BIOS程序；还用于从所述配置单元读取所述主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述主存储单元生成的完成信号，则控制所述配置单元与所述副存储单元建立通讯连接，以便所述配置单元从所述副存储单元中读取BIOS程序。

优选地，所述控制单元具体为复杂可编程逻辑器件CPLD。

优选地，所述主存储单元具体为第一FLASH，所述副存储单元具体为第二FLASH。

优选地，所述CPLD包括第一串行外设接口SPI单元、第二SPI单元、第三SPI单元及主控制单元，其中：

所述第一SPI单元与所述配置单元连接，所述第二SPI单元与所述第一FLASH连接，所述第三SPI单元与所述第二FLASH连接；

所述主控制单元，用于当接收到开机信号时，控制所述第一SPI单元与所述第二SPI单元建立通讯连接，以便所述配置单元从所述第一FLASH中读取BIOS程序；还用于从所述配置单元读取所述第一FLASH中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述第一FLASH生成的完成信号，则控制所述第一SPI单元与所述第三SPI单元建立通讯连接，以便所述配置单元从所述第二FLASH中读取BIOS程序。

为解决上述技术问题，本发明还提供了一种BIOS程序的管理方法，包括：

主存储单元和副存储单元均预存基本输入输出系统BIOS程序；

当接收到开机信号时，控制单元控制配置单元与所述主存储单元建立通讯连接，以便所述配置单元从所述主存储单元中读取BIOS程序；并从所述配置单元读取所述主存储单元中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述主存储单元生成的完成信号，则控制所述配置单元与所述副存储单元建立通讯连接，以便所述配置单元从所述副存储单元中读取BIOS程序。

优选地，所述控制单元具体为复杂可编程逻辑器件CPLD。

优选地，所述主存储单元具体为第一FLASH，所述副存储单元具体为第二FLASH。

优选地，所述CPLD的控制过程具体为：

当接收到开机信号时，所述CPLD包含的主控制单元控制与配置单元连接的第一SPI单元和与所述第一FLASH连接的第二SPI单元建立通讯连接，以便所述配置单元从所述第一FLASH中读取BIOS程序；并从所述配置单元读取所述第一FLASH中的BIOS程序时开始计时，当计时时间到达预设时间时，如果未接收到所述配置单元读取完成时，所述第一FLASH生成的完成信号，则控制所述第一SPI单元和与所述第二FLASH连接的第三SPI单元建立通讯连接，以便所述配置单元从所述第二FLASH中读取BIOS程序，其中，所述第一SPI单元、所述第二SPI单元及所述第三SPI单元均包含于所述CPLD中。