[发明专利]一种低开销的FPGA硬件木马设计方法

说明书

本发明公开了一种低开销的FPGA硬件木马设计方法，属于硬件安全技术领域，目的在于减少在FPGA上实现硬件木马所需的资源开销，增加硬件木马的隐蔽性。本发明充分利用了FPGA中一个LUT可以实现两个不同布尔函数的特性，大幅度降低硬件木马植入带来的开销，尤其当木马逻辑完全由LUT实现的时候，开销降低效果更加明显。

技术领域

本发明属于硬件安全技术领域，具体涉及一种低开销的FPGA硬件木马设计方法的设计。

背景技术

近年来FPGA(Field－Programmable Gate Array，现场可编程门阵列)在各个领域的大量应用使得其安全问题日益成为研究重点。硬件木马作为黑客攻击硬件安全的重要技术手段，也被实现于FPGA设计中，影响其运行可信性与可靠性。

现有的FPGA硬件木马设计大多数都是在RTL(Register Transfer Level，寄存器传输层次)级，通过硬件描述语言直接添加硬件木马模块而得，例如在Digilent BASYSSpartan-3FPGA开发板上实现了8种不同的针对加密模块的RTL级硬件木马，或者通过添加和修改VHDL(Very-High-Speed Integrated Circuit Hardware Description Language，超高速集成电路硬件描述语言)在Leon3处理器中加入非法内存访问和影子模式等恶意功能。在FPGA设计流程中，对代码的任何微小修改都会导致整个设计的重新综合与布局布线，因此，除非对原始代码进行优化来减少开销，否则使用这种方法设计的硬件木马增加总资源开销是无法避免的。

现有的另一种RTL级与布局级共同实现硬件木马植入的方法，需要先在RTL级修改原始设计得到含有硬件木马的完整设计，再从布局级去掉硬件木马与原始设计之间的连线。该方法规避了设计重新综合布局的不确定性，但硬件木马占用的资源开销也是无法避免的。

另一类设计FPGA硬件木马的技术则是完全在布局级实现硬件木马的植入，例如在布局布线完成的原始设计中，通过FPGA Editor工具，添加恶意硬件木马逻辑，或者利用RapidSmith API实现FPGA布局级的硬件木马植入。以上方法的硬件木马逻辑开销大小取决于设计者对木马的优化程度，但也都使用了新的片上逻辑资源。

发明内容

本发明的目的是为了减少在FPGA上实现硬件木马所需的资源开销，增加硬件木马的隐蔽性，提出了一种低开销的FPGA硬件木马设计方法。

本发明的技术方案为：一种低开销的FPGA硬件木马设计方法，包括以下步骤：

S1、对不含木马的FPGA设计进行综合与布局布线，得到该FPGA设计的原始设计网表。

S2、构建硬件木马触发机制与预期实现的恶意功能，并采用FPGA支持的基本元件(LUT、寄存器和进位链逻辑等)搭建硬件木马逻辑。

S3、寻找FPGA中可用于木马植入的LUT资源。

S4、根据香农展开定理分解硬件木马逻辑的布尔函数。

S5、将分解后的布尔函数全部分配到可用于木马植入的LUT资源中。

S6、判断硬件木马电路中所有LUT逻辑是否都在FPGA中实现，若是则进入步骤S7，否则返回步骤S4。

S7、得到植入硬件木马的网表文件。

本发明的有益效果是：本发明充分利用了FPGA中一个LUT可以实现两个不同布尔函数的特性，大幅度降低硬件木马植入带来的开销，尤其当木马逻辑完全由LUT实现的时候，开销降低效果更加明显。

附图说明

图1所示为本发明实施例提供的一种低开销的FPGA硬件木马设计方法流程图。