[发明专利]一种高速可重构测试平台在审
| 申请号： | 201710864636.4 | 申请日： | 2017-09-22 |
| 公开（公告）号： | CN107463474A | 公开（公告）日： | 2017-12-12 |
| 发明（设计）人： | 何建樑;张泽渺 | 申请（专利权）人： | 成都旋极历通信息技术有限公司 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22 |
| 代理公司： | 成都九鼎天元知识产权代理有限公司51214 | 代理人： | 胡川 |
| 地址： | 610000 四川省成都市高新区*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 高速 可重构 测试 平台 | ||
1.一种高速可重构测试平台，其特征在于，包括DSP处理器、FPGA芯片、10GE接口芯片、第一DDR3存储器、第二DDR3存储器、COMe连接器、电源电路和时钟电路；所述DSP处理器和所述FPGA芯片与所述COMe连接器连接，所述第一DDR3存储器和所述FPGA芯片与所述DSP处理器连接，所述第二DDR3存储器与所述FPGA芯片连接，所述DSP处理器通过所述10GE接口芯片与外部光模块连接，所述COMe连接器与外部主板的I/O接口连接，所述电源电路用于为所述DSP处理器、FPGA芯片和10GE接口芯片供电，所述时钟电路用于为所述DSP处理器和FPGA芯片提供时钟；
所述10GE接口芯片用于将所述光模块发送的测试数据由SFI接口转换为XFI接口，所述测试数据包括DSP程序和FPGA程序；
所述DSP处理器用于运行所述DSP程序程序，并将所述FPGA程序缓存至所述第一DDR3存储器，并在缓存完毕后，从所述第一DDR3存储器加载所述FPGA程序，将所述FPGA程序发送至所述FPGA芯片；
所述FPGA芯片用于运行所述FPGA程序进行配置，并根据所述FPGA程序将所述I/O接口与所述DSP处理器之间交互的数据进行逻辑转换。
2.根据权利要求1所述的高速可重构测试平台，其特征在于，所述DSP处理器与所述FPGA芯片通过PCIE X2总线连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都旋极历通信息技术有限公司，未经成都旋极历通信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710864636.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：基于UVM和FPGA的芯片软硬件仿真环境
- 下一篇：终端设备的控制方法及装置
