[发明专利]制造三维半导体器件的方法

说明书

提供了一种制造三维半导体器件的方法。该方法包括：提供具有外围电路区和单元阵列区的基板；在基板的外围电路区上形成外围结构；以及在单元阵列区上形成电极结构。电极结构包括下电极、在下电极上的下绝缘平坦化层、以及竖直地且交替地堆叠在下绝缘平坦化层上的上电极和上绝缘层，下绝缘平坦化层可以延伸以覆盖外围电路区上的外围结构。上绝缘平坦化层被形成为覆盖电极结构和外围电路区上的下绝缘平坦化层。

技术领域

本公开总地涉及半导体器件，更具体地，涉及三维半导体器件以及制造三维半导体器件的相关方法。

背景技术

需要半导体器件的高集成度以满足消费者对于优异的性能和成本限制的需求。因为集成度是确定产品价格的重要因素，所以期望提高的集成度。在二维或平面半导体器件的情形下，集成度主要由被单位存储单元占据的面积确定，因而，集成度大大受精细图案形成技术的水平影响。然而，提高图案精度所需的昂贵工艺设备对提高二维或平面半导体器件的集成度设定了实际限制。为了解决这些问题，已经提出了包括三维地布置的存储单元的三维半导体存储器件。

发明内容

本发明构思的一些实施方式提供了制造高集成的半导体器件的方法。制造三维半导体器件的方法包括：提供具有外围电路区和单元阵列区的基板；在基板的外围电路区上形成外围结构；顺序地形成下牺牲层和下绝缘层以覆盖基板的外围结构和单元阵列区并且在外围结构上具有突出部分；形成蚀刻停止图案以覆盖在单元阵列区上的下绝缘层的顶表面并且暴露下绝缘层的突出部分；对下绝缘层的突出部分执行其中使用蚀刻停止图案作为蚀刻停止层的平坦化工艺以形成下绝缘平坦化层；去除蚀刻停止图案；以及在单元阵列区上形成模制结构。模制结构包括竖直地且交替地堆叠在下绝缘平坦化层上的上牺牲层和上绝缘层。

本发明构思的另外的实施方式提供了制造三维半导体器件的方法，该方法包括：提供具有外围电路区和单元阵列区的基板；在基板的外围电路区上形成外围结构；以及在基板的单元阵列区上形成电极结构。电极结构包括下电极、在下电极上的下绝缘平坦化层、以及竖直地且交替地堆叠在下绝缘平坦化层上的上电极和上绝缘层，下绝缘平坦化层延伸以覆盖外围电路区上的外围结构。在形成电极结构之后，上绝缘平坦化层可以被进一步形成为覆盖电极结构和外围电路区上的下绝缘平坦化层。

附图说明

从以下结合附图的简要描述，示例实施方式将被更清晰地理解。附图描绘了如在此描述的非限制性的示例实施方式。

图1是示出根据本发明构思的一些实施方式的三维半导体存储器件的示意性构造的平面图。

图2是根据本发明构思的一些实施方式的三维半导体存储器件的电路图。

图3是根据本发明构思的一些实施方式的三维半导体存储器件的平面图。

图4至20是示出在根据本发明构思的一些实施方式的制造三维半导体存储器件中的处理步骤的截面图。

图21是示出根据本发明构思的一些实施方式的三维半导体存储器件的截面图。

图22是图21的部分‘A’的放大图。

图23和24是示出根据本发明构思的一些实施方式的三维半导体存储器件的截面图。

图25至31是示出在根据本发明构思的一些实施方式的制造三维半导体存储器件中的处理步骤的截面图。

图32至37是示出在根据本发明构思的一些实施方式的制造三维半导体存储器件中的处理步骤的截面图。

具体实施方式

在下文，将通过参考附图说明本发明构思的示例实施方式来详细描述本发明构思。在图中相同的附图标记表示相同的元件，因而为了简洁，将省略其详细描述。