[发明专利]仲裁电路

说明书

一种可快速脱离亚稳态的仲裁电路，包括：第一或非门，第一输入接收第一请求信号，第二输入连接至第一节点，输出端连接至第二节点；第二或非门，第一输入接收第二请求信号，第二输入连接至第二节点，输出端连接至第一节点；第一晶体管，源极连接至第一节点，栅极连接至第二节点，漏极产生第一确认信号；第二晶体管，源极连接至电源电压，栅极连接至第二节点，漏极连接至第一晶体管的漏极；第三晶体管，源极连接至第二节点，栅极连接至第一节点，漏极产生第二确认信号；第四晶体管，源极连接至电源电压，栅极连接至第一节点，漏极连接至第三晶体管的漏极；上拉电路，连接至第一节点、第二节点、第一或非门的第一输入端以及第二或非门的第一输入端。

技术领域

本发明涉及电子电路技术领域，特别涉及一种异步仲裁电路(asynchronousarbitrating circuit)。

背景技术

在逻辑电路设计中，仲裁电路可以接收多个请求信号(request signal)，并根据多个请求信号的先后次序，决定这些请求信号的优先权(priority)。

举例来说，当一个电路系统中有多个控制器可以存取存储器时，在电路系统中即需要设计一仲裁电路。当多个控制器发出读取要求时，仲裁电路必须根据读取要求的先后次序来决定那一个控制器被认可(acknowledged)，其具有优先权来读取存储器的数据，而其他的控制器无法被认可，无法读取存储器的数据。

发明内容

本发明涉及一种仲裁电路，包括：一第一或非门，具有一第一输入端接收一第一请求信号，一第二输入端连接至一第一节点，一输出端连接至一第二节点；一第二或非门，具有一第一输入端接收一第二请求信号，一第二输入端连接至该第二节点，一输出端连接至该第一节点；一第一晶体管，具有一源极端连接至该第一节点，一栅极端连接至该第二节点，一漏极端产生一第一确认信号；一第二晶体管，具有一源极端连接至一电源电压，一栅极端连接至该第二节点，一漏极端连接至该第一晶体管的该漏极端；一第三晶体管，具有一源极端连接至该第二节点，一栅极端连接至该第一节点，一漏极端产生一第二确认信号；一第四晶体管，具有一源极端连接至该电源电压，一栅极端连接至该第一节点，一漏极端连接至该第三晶体管的该漏极端；以及一上拉电路，连接至该第一节点、该第二节点、该第一或非门的该第一输入端以及该第二或非门的该第一输入端；其中，当该第一请求信号与该第二请求信号同时为一逻辑低电平时，该上拉电路将该第二节点的电压上拉至一逻辑高电平。

本发明涉及一种仲裁电路，包括：一第一与非门，具有一第一输入端接收一第一请求信号，一第二输入端连接至一第一节点，一输出端连接至一第二节点；一第二与非门，具有一第一输入端接收一第二请求信号，一第二输入端连接至该第二节点，一输出端连接至该第一节点；一第一晶体管，具有一源极端连接至该第一节点，一栅极端连接至该第二节点，一漏极端产生一第一确认信号；一第二晶体管，具有一源极端连接至一接地端，一栅极端连接至该第二节点，一漏极端连接至该第一晶体管的该漏极端；一第三晶体管，具有一源极端连接至该第二节点，一栅极端连接至该第一节点，一漏极端产生一第二确认信号；一第四晶体管，具有一源极端连接至该接地端，一栅极端连接至该第一节点，一漏极端连接至该第三晶体管的该漏极端；以及一下拉电路，连接至该第一节点、该第二节点、该第一与非门的该第一输入端以及该第二与非门的该第一输入端；其中，当该第一请求信号与该第二请求信号同时为一逻辑高电平时，该下拉电路将该第二节点的电压下拉至一逻辑低电平。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合说明书附图详细说明如下。

附图说明

图1A至图1B为本发明仲裁电路的第一实施例以及相关信号示意图。

图2A至图2D为本发明仲裁电路的第二实施例、两个上拉电路实施例以及相关信号示意图。

图3A至图3D为本发明仲裁电路的第三实施例、两个下拉电路实施例以及相关信号示意图。

具体实施方式