[发明专利]使用嵌段共聚物形成精细图案的方法

说明书

本发明提供了一种形成精细图案的方法，该方法通过使用具有优异蚀刻选择性的嵌段共聚物而能够最小化LER和LWR，从而形成高质量纳米图案。本发明提供了一种嵌段共聚物，其包含具有由以下化学式1表示的重复单元的第一嵌段和具有由以下化学式2表示的重复单元的第二嵌段：[化学式1][化学式2]其中R₁‑R₅、X₁‑X₅、l、n和m如权利要求1中所定义。

技术领域

本发明涉及形成精细图案(patterns)的方法，更具体地，涉及一种通过最小化LER和LWR而能够形成高质量纳米图案的形成精细图案的方法，其中通过使用具有优异蚀刻选择性的嵌段共聚物来最小化LER和LWR。

背景技术

由于一直以来不断要求具有高性能的元件的小型化和紧凑性，因此需要一种用于生产高密度纳米图案的技术，该技术通过进一步减小图案的间距(pitch)尺寸(例如，图案的线宽(关键尺寸，CD))和图案之间的间隔来在有限区域内完成更多的图案。

作为用于形成纳米图案的一种方法，可以例举以自上而下的方式进行的光刻技术。然而，由于光源的波长、光学系统的分辨率限制等，光刻技术在提高分辨率方面受到限制。

作为为克服光刻技术中的分辨率限制和开发下一代微加工技术而做出的努力之一，利用分子的自组装、以自下而上的方式进行的定向自组装(DSA，directed self-assembly)技术正在受到关注(第10-2016-0073408号韩国专利公开)。

与传统的光刻技术相比，DSA技术具有相对简单，能够形成高密度图案的优点，并且能够通过嵌段共聚物的相分离形成周期性排列的结构，例如球形、圆柱形或薄片(lamella)形状。

然而，迄今为止提出的嵌段共聚物在各嵌段之间的蚀刻选择性相当低，从而破坏图案，或者难以将图案的线宽降低到一定水平以下，并且在LER(线边缘粗糙度)、LWR(线宽粗糙度)等方面具有相当多的缺陷，从而降低了半导体装置的质量。

因此，目前需要开发一种形成精细图案的方法，该方法能够最小化LER和LWR从而形成高质量纳米图案。

相关技术文献

专利文献

韩国专利公开第10-2016-0073408号(2016年6月24日)

发明内容

本发明的实施方案涉及一种形成精细图案的方法，其能够最小化LER和LWR从而形成高质量纳米图案。

在一个一般方面，形成精细图案的方法包括：排列(aligning)涂覆在待图案化的基板上的嵌段共聚物的排列步骤；和选择性地去除经图案化的嵌段共聚物中的任一种单元嵌段(unit block)的去除步骤，其中嵌段共聚物包含具有由以下化学式1表示的重复单元的第一嵌段和具有由以下化学式2表示的重复单元的第二嵌段：

[化学式1]

[化学式2]

其中

R₁-R₄独立地选自-H、具有1-10个碳原子的烷基、具有2-10个碳原子的烯基、具有2-10个碳原子的炔基、卤素、氰基、具有1-10个碳原子的烷氧基、具有1-10个碳原子的烷硫基(alkylthio)、具有1-10个碳原子的烷基羰基(alkylcarbonyl)和具有2-10个碳原子的烯基羰基(alkenylcarbonyl)；