[发明专利]三维高密度扇出型封装结构及其制造方法

说明书

本发明的实施例公开了一种三维扇出型封装结构，包括：第一芯片；一个或多个第二金属柱，所述一个或多个第二金属柱设置在所述第一芯片的周边；一个或多个芯片构成的第二芯片，所述第二芯片层叠在所述第一芯片的背面，其表面焊盘通过金属线电连接到第二金属柱；第二绝缘树脂，所述第二绝缘树脂包封所述第一芯片、第二芯片和第二金属柱，并且第一金属柱的表面、第一绝缘树脂的表面、第二金属柱的底部表面以及第二绝缘树脂的底部表面齐平；以及重布线结构。本发明公开的封装结构具有尺寸小、成本低的优点。

技术领域

本发明涉及封装领域，尤其涉及一种超薄三维高密度扇出型封装结构和及其制造方法。

背景技术

三维集成电路封装具有很多优点，例如，封装密度高，占用面积小。现有技术中存在多种三维集成电路封装结构及三维集成电路封装方法。

图6示出了一种现有技术的PoP(封装上的封装)封装结构的横截面示意图。PoP封装采用两个封装体叠加的方式制作，包括顶部封装体101和底部封装体102，总厚度接近1.4mm。顶部封装体101包含层叠芯片103。顶部封装体101和底部封装体102各包含一个电路板(电路板厚度0.3mm)和一组焊球104(焊球高度0.25mm)。这种PoP封装采用两个封装体叠加的方式制作，上下封装体可能产自不同厂家。每个封装体中电路板产自不同厂家。供应链冗长，供应商管理复杂。

图7示出了一种现有技术的扇出型PoP封装结构的横截面示意图。扇出型PoP封装采用两个封装体叠加的方式制作，包括上封装体201和扇出封装体202。上封装体201中包含一个电路板(电路板厚度0.25mm)和一组焊球(焊球高度0.15mm)。上封装体201的高度B1一般为0.55mm，最低为0.5mm；扇出封装体202的高度A2一般为0.25mm；焊球203的高度A1一般为0.15mm最低为0.1mm，扇出型PoP封装的总厚度接近0.95mm，最低为0.85mm。这种扇出型PoP封装采用两个封装体叠加的方式制作，上下封装体可能产自不同厂家，封装体中电路板也产自其他厂家。供应链同样冗长，供应商管理也很复杂。

另一种现有的三维集成电路封装技术是3D高密度封装技术，这种技术采用TSV结构，成本大幅度增加，虽然技术产生很多年，但一直没有形成大批量生产。这种3D高密度封装还需考虑上下多层芯片的协同设计与制作，为芯片设计和生产造成了极大难度，需要不同厂家统一设计规格和技术要求，难度极高。

中国专利申请CN103681606A公开了一种3D封装结构，如图8所示，封装结构中包含半导体管芯120，半导体管芯120上面还包另一个封装结构110。封装结构110含有另一个半导体管芯112/111以及相应的互联结构118等。通过焊料层形成的各个连接件119，使封装结构110同半导体管芯120可以通过金属线136等结构互联。最终形成三维结构的封装体。专利申请公开的3D封装结构中封装体内部包含一个小的封装结构110。半导体管芯112/111通过引线113/114同互联结构117相连。互联结构117包含金属线和通孔。封装结构110通过焊料层形成的各个连接件119，同半导体管芯120进行互联。芯片与芯片之间的互联结构复杂。

美国专利申请US2014319668A1公开了一种PoP封装结构，如图9所示。顶部的封装结构包含基板300和芯片102。芯片102贴装在基板300上形成电性连接。芯片102通过焊球或引线键合的方式同基板300连接。底部封装结构包含第二个基板200和第二个芯片202。第二个芯片202分装在第二个基板内。第二个芯片202周围有散热材料，散热材料内部有通孔302。顶部封装结构通过通孔302同底部封装结构互联。该专利结构为2个封装体叠加的结构为典型的PoP封装结构。顶部和底部封装结构中都带有电路板。

PCT国际专利申请WO2013097582A1公开了另一种芯片上倒装芯片封装，如图10所示该封装结构为引线框架封装结构，需要先制作引线框架，然后再贴装芯片。在结构中没有多层导电线路和多层绝缘树脂，无法做到高密封装。