[发明专利]用于主动ASIC侵犯屏障的设备

权利要求书

1.一种用于保护集成电路免受侵入性攻击的设备，所述设备包括：

迹线导线阵列，所述迹线导线阵列至少跨所述集成电路的顶部金属层布置；

伪随机二进制序列生成器，所述伪随机二进制序列生成器用于生成包括多个比特的伪随机二进制序列；

真随机数生成器，所述真随机数生成器用于向被馈送至所述伪随机二进制序列生成器的多个抽头点中的至少一个提供熵源；

解复用电路，所述解复用电路将所述伪随机二进制序列生成器连接至所述迹线导线阵列的一端，其中所述解复用电路被配置来使得在每个时钟循环中驱动迹线导线中的一条，并且剩余的迹线导线接地；以及

比较电路，所述比较电路连接至所述迹线导线阵列的另一端，其中，所述比较电路基于由所述伪随机二进制序列生成器生成并且在迹线导线中的至少一条迹线导线的所述另一端处接收到的比特来确定所述至少一条迹线导线是否具有期望值。

2.根据权利要求1所述的设备，其中，由所述伪随机二进制序列生成器生成的所述多个比特中的每个比特在被传输至所述迹线导线阵列时相对其相邻的比特是唯一的。

3.根据权利要求1所述的设备，其中，所述伪随机二进制序列生成器是线性反馈移位寄存器。

4.根据权利要求1所述的设备，其中，所述解复用电路进一步被配置来在每个时钟周期切换所述迹线导线中的一条。

5.根据权利要求1所述的设备，其中，所述比较电路在每个时钟循环中比较所述迹线导线中的全部。

6.根据权利要求1所述的设备，其中，所述比较电路确定在每个时钟循环中所述迹线导线中的至少一条是否具有期望值。

7.根据权利要求1所述的设备，其中，所述比较电路基于在所述至少一条迹线导线的所述另一端接收到的所述比特来检测短路故障、开路故障和滞止故障中的一个。

8.根据权利要求7所述的设备，其中，所述比较电路响应于检测到短路故障、开路故障和滞止故障中的所述一个而生成警报信号。

9.根据权利要求8所述的设备，进一步包括：

警报响应系统，所述警报响应系统用于确定是否响应于由所述比较电路生成的所述警报信号而发起一个或者多个动作。

10.根据权利要求9所述的设备，其中，所述警报响应系统确定由所述比较电路生成的警报信号数目是否满足条件，并且响应于确定所述警报信号数目满足所述条件，所述警报响应系统发起所述一个或者多个动作。

11.根据权利要求10所述的设备，其中，如果由所述比较电路生成的所述警报信号数目在预定时间段内超过阈值数目，则所述警报响应系统确定所述警报信号数目满足所述条件。

12.根据权利要求10所述的设备，其中，如果生成所述警报信号中的每一个警报信号之间的时间间隔处于阈值时间段内，则所述警报响应系统确定所述警报信号数目满足所述条件。

13.根据权利要求9所述的设备，其中，所述一个或者多个动作包括以下中的至少一个：将中断发送至所述集成电路的处理器，以及控制所述集成电路的电源。