[发明专利]一种具有载流子存储层的薄SOI LIGBT器件

说明书

本发明属于功率半导体技术领域，具体涉及一种具有载流子存储层的薄SOI LIGBT。本发明主要特征在于：采用两个槽栅和一个平面栅结构，且在两个槽栅之间、平面栅下方引入载流子存储层。正向导通时，槽栅侧壁阻挡空穴通路，起到注入增强的效果，降低器件的正向导通压降；同时，N型载流子存储层起到阻挡空穴的作用，促进电子注入漂移区，增强电导调制效应，进一步降低正向导通压降。在正向阻断时，槽栅起到耗尽载流子存储层的作用，使得器件在存储层高浓度下仍可维持高耐压。本发明的有益效果为，相对于传统LIGBT结构，本发明具有更低的正向导通压降、更快的关断速度和更低的关断损耗。

技术领域

本发明属于功率半导体技术领域，涉及一种具有载流子存储层的薄SOI LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。

背景技术

LIGBT是一种由横向场效应晶体管和双极型晶体管混合而成的结构，它兼具MOSFET输入阻抗高和驱动简单的优点，以及BJT器件电流密度高和低导通压降的优势，已成为现代电力电子电路应用中的核心电子元器件之一。SOI LIGBT与标准CMOS电路兼容，广泛应用在高压集成电路中。其中一种运用是在三相单片集成逆变器中，用来驱动直流无刷电机。

研究者做了许多工作，但这些工作主要集中在厚顶层硅上，对薄顶层硅的关注较少。相比厚顶层硅，薄顶层硅在隔离和集成上的工艺难度更小，成本更低。同时，薄的顶层硅厚度有利于关断时间的降低。但是，由于表面复合的存在降低了漂移区内的电导调制效率，薄顶层硅的SOI LIGBT存在电流能力小和正向导通压降大的问题。

发明内容

芯片的尺寸及功耗主要取决于SOI LIGBT的电流能力和正向导通压降。为了提升薄SOI LIGBT的电流能力，本发明提出了一种具有载流子存储层的薄SOI LIGBT，通过引入三栅及载流子存储层而提高器件的电流能力，降低正向导通压降。

本发明的技术方案为：

一种具有载流子存储层的薄SOI LIGBT器件，包括自下而上依次层叠设置的衬底层1、介质埋层2和顶部半导体层；沿器件横向方向，所述的顶部半导体层从一侧到另一侧依次具有阴极结构、槽栅结构、N型半导体漂移区4和阳极结构；

所述阴极结构包括沿器件垂直方向贯穿顶部半导体层的P型阱区3和P型重掺杂区5，P型阱区3和P型重掺杂区5相互接触且P型阱区3位于靠N型半导体漂移区4的一侧；在P型阱区3的上层具有N型重掺杂区6；所述P型重掺杂区5和P型阱区3的底部与介质埋层2接触；所述P型重掺杂区5和N型重掺杂区6上表面引出阴极；

所述器件横向方向和器件垂直方向相互垂直；

所述阴极结构与N型半导体漂移区4之间沿器件纵向方向有间断分布的槽栅；所述槽栅由第一导电材料7及其四周的第一绝缘介质8构成；P型阱区3一部分伸入所述槽栅之间，在P型阱区3靠近N型半导体漂移区4的一侧具有沿器件垂直方向贯穿顶部半导体层的N型载流子存储层11，N型载流子存储层11位于槽栅之间且与N型半导体漂移区4接触；所述间断分布的槽栅之间的区域表面覆盖平面栅结构；所述平面栅结构包括第二绝缘介质10和覆盖在第二绝缘介质10之上的第二导电材料9；所述平面栅结构一侧与N型重掺杂区6表面接触，覆盖P型阱区3和N型载流子存储层11的上表面，并与N型半导体漂移区4接触；

所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直的第三维度方向；

所述阳极结构包括N型缓冲层12和P型阳极区13，所述P型阳极区13位于N型缓冲层12中，所述N型缓冲层12的下表面和介质埋层2相接，所述N型缓冲层12的一侧与N型半导体漂移区4接触；所述P型阳极区13引出阳极电极。