[发明专利]集成电路

说明书

可以提供一种包括半导体器件的集成电路。半导体器件可以被配置为比较根据半导体器件的内部延迟时间产生的选通信号的相位，并且被配置为根据选通信号的相位的比较结果来控制内部命令被输入至半导体器件的内部电路的时间点。

相关申请的交叉引用

本申请要求2017年1月31日提交的申请号为10-2017-0014105的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例总体而言可以涉及控制内部命令输入至构成每个集成电路的半导体器件的内部电路的时间点的集成电路。

背景技术

近来，随着封装技术的发展，已经提出了由层叠在单个封装体中的多个半导体器件组成的集成电路。由多个半导体器件组成的集成电路可以制造成包括电极和穿通硅通孔(TSV)。各种内部信号和电源电压可以经由多个半导体器件的电极和穿通硅通孔(TSV)传输。

包括在集成电路中的多个半导体器件可以被设计为具有不同的功能并且可以被封装在单个封装体中。因此，可能需要补偿封装在单个封装体中的半导体器件的信号之间的偏差。

发明内容

根据一个实施例，可以提供一种集成电路。该集成电路可以包括第一半导体器件和第二半导体器件。第一半导体器件可以被配置为将从命令产生的内部命令输出至第一输入穿通电极。第一半导体器件可以被配置为将从内部命令产生的高阶选通信号输出至第一输出穿通电极。第一半导体器件可以被配置为检测从第二输出穿通电极接收的低阶选通信号与高阶选通信号之间的相位差，以控制内部命令的输入时间点。第二半导体器件可以被配置为从第一输入穿通电极接收内部命令。第二半导体器件可以被配置为从内部命令产生低阶选通信号以将低阶选通信号输出至第二输出穿通电极。第二半导体器件可以被配置为检测从第一输出穿通电极接收的高阶选通信号与低阶选通信号之间的相位差，以控制内部命令的输入时间点。

根据一个实施例，可以提供一种集成电路。该集成电路可以包括第一半导体器件和第二半导体器件。第一半导体器件可以被配置为从第一输入穿通电极接收内部命令。第一半导体器件可以被配置为从内部命令产生高阶选通信号以将高阶选通信号输出至第一输出穿通电极。第一半导体器件可以被配置为检测从第二输出穿通电极接收的低阶选通信号与高阶选通信号之间的相位差，以控制内部命令的输入时间点。第二半导体器件可以被配置为从第一输入穿通电极接收内部命令。第二半导体器件可以被配置为从内部命令产生低阶选通信号以将低阶选通信号输出至第二输出穿通电极。第二半导体器件可以被配置为检测从第一输出穿通电极接收的高阶选通信号与低阶选通信号之间的相位差，以控制内部命令的输入时间点。

根据一个实施例，可以提供一种集成电路。该集成电路可以包括层叠在单个封装体中的半导体器件，每个半导体器件包括通过穿通电极彼此耦接的内部电路，且可以被配置为补偿输入至半导体器件的内部电路的信号之间的时间偏斜差。半导体器件可以被配置为比较根据半导体器件的内部延迟时间而产生的选通信号的相位，并且可以被配置为根据选通信号的相位的比较结果来控制内部命令被输入至半导体器件的内部电路的时间点。

附图说明

图1是示出根据本公开的一个实施例的集成电路的配置的框图。

图2是示出包括在图1的集成电路中的控制电路的配置的框图。

图3是示出包括在图1的集成电路中的第一内部电路的配置的框图。

图4是示出包括在图3的第一内部电路中的延迟电路的配置的框图。

图5是示出包括在图1的集成电路中的第一校准电路的配置的框图。

图6是示出包括在图1的集成电路中的第一检测电路的配置的框图。

图7是示出在本公开的实施例中相对于第一检测电路和第二检测电路的操作的校准操作的时序图。