[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供衬底，衬底上具有鳍部材料层；在鳍部材料层上形成分立的牺牲鳍部图形、中心鳍部图形以及边缘鳍部图形；对中心鳍部图形进行减薄处理；刻蚀鳍部材料层，形成位于第二区域上的牺牲鳍部、位于第一区域上的边缘鳍部和中心鳍部；去除牺牲鳍部；去除牺牲鳍部之后，在边缘鳍部和中心鳍部露出的衬底上形成隔离层。通过对中心鳍部图形进行减薄处理，使刻蚀鳍部图形层之后，形成宽度大于中心鳍部的边缘鳍部，从而能够有效改善边缘鳍部受到隔离层形成过程影响而引起的的厚度变小问题，有利于提高边缘鳍部的厚度与中心鳍部的厚度均匀性，有利于改善所形成半导体结构的性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。

为了进一步缩小MOS器件的尺寸，现有技术发展了多面栅场效应晶体管结构，以提高MOS器件栅极的控制能力，抑制短沟道效应。其中鳍式场效应晶体管就是一种常见的多面栅结构晶体管。

鳍式场效应晶体管为立体结构，包括衬底，所述衬底上形成有一个或多个凸出的鳍，鳍之间设置有绝缘隔离部件；栅极横跨于鳍上且覆盖所述鳍的顶部和侧壁。由于这种立体结构与传统平面结构的晶体管具有较大区别，部分工艺如果操作不当可能对形成器件的电学性能造成很大影响。

鳍式场效应晶体管的源区、漏区和沟道均位于鳍部内，鳍部的形成质量以及对半导体结构的性能具有重要的影响。为了改善刻蚀过程中的负载效应(Loading Effect)，现有技术往往采用后切割鳍部(Fin cut last)工艺形成鳍部。

但是即使引入后切割鳍部工艺，现有技术所形成的半导体结构依旧容易出现鳍部宽度不均匀的问题，从而影响了所形成半导体结构的性能。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以提高所形成半导体结构中鳍部宽度的均匀性，改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供衬底，所述衬底包括第一区域和与所述第一区域相邻的第二区域，所述衬底上具有鳍部材料层；在所述鳍部材料层上形成分立的牺牲鳍部图形、中心鳍部图形以及边缘鳍部图形，所述牺牲鳍部图形位于所述第二区域的衬底上，所述中心鳍部图形和所述边缘鳍部图形位于所述第一区域的衬底上，且所述边缘鳍部图形位于所述中心鳍部图形和所述牺牲鳍部图形之间；对所述中心鳍部图形进行减薄处理；以所述牺牲鳍部图形、所述边缘鳍部图形和经减薄处理的中心鳍部图形为掩膜，刻蚀所述鳍部材料层，形成位于所述第二区域上的牺牲鳍部、位于所述第一区域上的边缘鳍部和中心鳍部；去除所述牺牲鳍部；去除所述牺牲鳍部之后，在所述边缘鳍部和所述中心鳍部露出的衬底上形成隔离层。

相应的，本发明还提供一种半导体结构，包括：

衬底，所述衬底包括第一区域和与所述第一区域相邻的第二区域；中心鳍部，位于所述第一区域的衬底上；边缘鳍部，位于所述第一区域的衬底上，且所述边缘鳍部位于所述中心鳍部与所述第二区域的衬底之间，所述边缘鳍部的宽度大于所述中心鳍部的宽度。

与现有技术相比，本发明的技术方案具有以下优点：

通过对所述中心鳍部图形进行减薄处理，使刻蚀所述鳍部图形层之后，形成宽度大于所述中心鳍部的边缘鳍部，从而能够有效改善所述边缘鳍部受到所述隔离层形成过程影响而引起的的厚度变小问题，能够使所述隔离层形成之后，所述边缘鳍部的厚度与所述中心鳍部的厚度相等，从而有利于提高所述边缘鳍部的厚度与所述中心鳍部的厚度均匀性，有利于改善所形成半导体结构的性能。