[发明专利]处理器芯片仿真器

权利要求书

1.一种处理器芯片仿真器，其特征在于：包括处理器核、管理模块、XRAM存储器和复位检测模块；所述管理模块内有随机数发生器，以及一个XRAM单元首次读标志表；

所述管理模块通过第一标准数据/地址总线与XRAM存储器相连接，所述管理模块通过第二标准数据/地址总线与处理器核相连接；所述复位检测模块通过复位信号线与管理模块相连接；

所述处理器核通过管理模块对XRAM存储器内的数据单元进行读取或写入操作；

所述管理模块从处理器核得到的是写入某地址的XRAM存储器内的数据单元操作时，首先检查XRAM单元首次读标志表中对应地址上的标志值，如果是首次读取标志，则改为非首次读取标志；如果是非首次读取标志，则不需要修改；然后管理模块把和处理器核连接的第二标准数据/地址总线与和XRAM存储器连接的第一标准数据/地址总线对接，即处理器核能对XRAM存储器进行写入操作；

所述管理模块从处理器核得到的是读取某地址的XRAM存储器内的数据单元操作时，首先检查XRAM单元首次读标志表中对应地址上的标志值，如果是首次读取标志，则改为非首次读取标志，并控制随机数发生器产生一个数据单元的随机数，并通过与处理器核连接的第二标准数据/地址总线返回给处理器核，同时，通过与XRAM存储器连接的第一标准数据/地址总线将所述随机数写入到XRAM存储器的对应地址上；如果是非首次读取标志，则不需要修改，然后管理模块把和处理器核连接的第二标准数据/地址总线与和XRAM存储器连接的第一标准数据/地址总线对接，即处理器核能对XRAM存储器进行读取操作。

2.如权利要求1所述的仿真器，其特征在于：所述XRAM单元首次读标志表地址范围和大小与XRAM存储器地址范围和大小对应，每一个XRAM存储器内的数据单元在XRAM单元首次读标志表内对应一个比特的首次读标志位，且地址匹配。

3.如权利要求1所述的仿真器，其特征在于：所述复位检测模块实时监测外部激励环境，判断是否处于下电状态，如果处于下电状态，则通过所述复位信号线向管理模块输出有效复位信号；如果不处于下电状态，则通过所述复位信号线向管理模块输出无效复位信号。

4.如权利要求1至3任一所述的仿真器，其特征在于：所述管理模块控制随机数发生器每次产生一个随机数，其位宽与XRAM存储器内的数据单元的位宽一致；所述管理模块检测到复位信号从无效变为有效时，即系统下电动作时，刷新XRAM单元首次读标志表，使其全部变为首次读取标志。

5.一种处理器芯片仿真器，其特征在于：包括处理器核、管理模块、XRAM存储器和复位检测模块；

所述管理模块通过第一标准数据/地址总线与XRAM存储器相连接，所述管理模块通过第二标准数据/地址总线与处理器核相连接；所述复位检测模块通过复位信号线与管理模块相连接。

6.如权利要求5所述的仿真器，其特征在于：所述管理模块内具有随机数发生器，以及一个XRAM单元首次读标志表模块。

7.如权利要求5所述的仿真器，其特征在于：所述处理器核由FPGA构成。

8.如权利要求5所述的仿真器，其特征在于：所述复位检测模块由通用处理器芯片加供电检测传感器构成。

9.如权利要求5所述的仿真器，其特征在于：所述管理模块由通用处理器芯片构成。