[发明专利]基于VHDL-AMS退化模型的板级电路寿命预测方法

说明书

本发明公开了一种基于VHDL‑AMS退化模型的板级电路寿命预测方法，先分析元器件的失效模式和失效机理，建立元器件的数学退化模型，再利用matlab工具对数学退化模型进行拟合，得到最优的退化轨迹从而建立元器件的VHDL‑AMS模型，最后通过对VHDL‑AMS模型进行仿真，实现了元器件退化的板级电路性能检测及寿命预测。

技术领域

本发明属于电子产品性能监测与预测技术领域，更为具体地讲，涉及一种基于VHDL-AMS退化模型的板级电路寿命预测方法。

背景技术

随着电子技术在各个行业、领域的极大进展，现在电子设备在武器装备中已扮演着非常重要的角色。2016年8月俄罗斯联邦阿斯特拉罕地区的Ashuluk训练场，俄方的一枚S-300防空导弹发射失败，导致两台发射车和4枚导弹损毁。像导弹等军事装备具有“长期贮存，一次使用”的特点，在对其进行寿命预测的时候，不能加电测量，因此只能从源头(设计阶段)进行物理方面的失效分析，进而进行寿命预测。

传统的寿命预测方法都依靠电路板可靠性试验中或现场运行过程中的各种退化数据和失效数据，对电路板的寿命问题进行全面有效的分析。对于基于物理分析的方法，由于难以建立元器件电特性参数与电路输出特性的关系，或者无法直观分析元器件的退化或失效对电路输出的影响，受到很少研究学者的关注。然而很多特殊装备或特殊情况下不能加电测量的电路板，无法获取电路板的各种运行数据，因此传统的方法不再适用，基于物理分析的寿命预测方法就凸显出它的价值。从产品失效的后果来看，失效主要分为参数漂移、退化失效、功能失效、间歇失效。而产品失效往往更多表现为退化型失效模式，如果能建立出典型元器件的性能退化模型，那么就可以在产品设计阶段对产品未来可能的退化行为进行预测和评估，从而预测电子产品的寿命。

元器件的传统建模方法是基于SPICE(Simulation Program with IntegratedCircuit Emphasis，通用模拟电路仿真器)的建模，但是SPICE模型中，像电阻值或者晶体管的阈值电压这些参数都是一个常数，不随会随时间发生改变。因此，在一些电路仿真软件中，无法进行退化的仿真。而VHDL-AMS，作为VHDL的一个分支，用于描述模拟电路或者模数混合电路的语言规范，它支持模拟、数字、数模混合电路系统的建模与仿真。同时它包含随时间退化模块，这对描述一个元器件或电路的退化特性起到了关键性作用。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于VHDL-AMS退化模型的板级电路寿命预测方法，通过对元器件的退化特征和内部物理特性进行分析，建立元器件VHDL-AMS模型，实现了元器件退化的板级电路性能检测及寿命预测。

为实现上述发明目的，本发明一种基于VHDL-AMS退化模型的板级电路寿命预测方法，其特征在于，包括以下步骤：

(1)、对电路中的元器件进行分类处理；

采用自顶向下的方法，将电路中的电路模块或元器件按照功能和结构相同标记为一类，其中，电路模块标记为：{m₁，m₂，…,m_i，…}，元器件标记为：{p₁，p₂，p₃，…}，

再对每一类电路模块中的子电路模块按照上述方法进行进行标记编号，直到得到所有的元器件的分类{P₁，P₂，P₃，…，P_n}，其中，m_i表示i类电路模块，第P_n表示第n类元器件；

(2)、确定电路基本元器件失效模式、失效机理，并分析元器件的失效模式、失效机理，对元器件进行退化分析，得到元器件的退化数据；

(3)、依据元器件的退化数据建立退化模型；