[发明专利]一种无线通信跳频控制器

权利要求书

1.一种无线通信跳频控制器，其特征在于：包括RTC授时电路，FPGA控制电路、存储电路和信号分析电路，所述FPGA控制电路分别与RTC授时电路、存储电路和信号分析电路连接；

所述RTC授时电路用于完成跳频同步所需时间基准的授时任务，是跳频控制器的本地授时时钟；

所述RTC授时电路包括RTC授时芯片，RTC授时芯片的引脚1和引脚12分别接地，引脚24接直流电源，直流电源的大小为3.3V；

所述RTC授时芯片的引脚11与FPGA控制芯片的引脚AF15、RTC授时芯片的引脚10与FPGA控制芯片的引脚AE16、RTC授时芯片的引脚9与FPGA控制芯片的引脚AE21、RTC授时芯片的引脚8与FPGA控制芯片的引脚AD20、RTC授时芯片的引脚7与FPGA控制芯片的引脚AF16、RTC授时芯片的引脚6与FPGA控制芯片的引脚AE17、RTC授时芯片的引脚5与FPGA控制芯片的引脚AE19、RTC授时芯片的引脚4与FPGA控制芯片的引脚AD19连接；

所述RTC授时芯片的引脚23与FPGA控制芯片的引脚H18、RTC授时芯片的引脚18与FPGA控制芯片的引脚K17、RTC授时芯片的引脚17与FPGA控制芯片的引脚G15、RTC授时芯片的引脚15与FPGA控制芯片的引脚L18、RTC授时芯片的引脚14与FPGA控制芯片的引脚G16、RTC授时芯片的引脚13与FPGA控制芯片的引脚K18连接，RTC授时芯片的引脚19为IRQ接口；

所述FPGA控制电路用于完成跳频通信系统时序规划及逻辑控制任务，是跳频控制器的信息处理器；

所述存储电路用于完成控制信息的存储任务，是跳频控制器的信息存储单元；

所述信号分析电路用于完成信道质量信息的分析任务，是跳频控制器的信号采集器；

所述存储电路包括存储芯片，存储芯片的引脚A1与FPGA控制芯片的引脚B17、存储芯片的引脚B1与FPGA控制芯片的引脚A14、存储芯片的引脚C1与FPGA控制芯片的引脚A15、存储芯片的引脚D1与FPGA控制芯片的引脚B15、存储芯片的引脚D2与FPGA控制芯片的引脚B16、存储芯片的引脚A2与FPGA控制芯片的引脚AG17、存储芯片的引脚C2与FPGA控制芯片的引脚AH18、存储芯片的引脚A3与FPGA控制芯片的引脚AE18、存储芯片的引脚B3与FPGA控制芯片的引脚AF18、存储芯片的引脚C3与FPGA控制芯片的引脚AG16、存储芯片的引脚D3与FPGA控制芯片的引脚AH17、存储芯片的引脚C4与FPGA控制芯片的引脚AF19、存储芯片的引脚A5与FPGA控制芯片的引脚AG18、存储芯片的引脚B5与FPGA控制芯片的引脚AG15、存储芯片的引脚C5与FPGA控制芯片的引脚AH15、存储芯片的引脚D7与FPGA控制芯片的引脚AG20、存储芯片的引脚D8与FPGA控制芯片的引脚AG21、存储芯片的引脚A7与FPGA控制芯片的引脚AH13、存储芯片的引脚B7与FPGA控制芯片的引脚D22、存储芯片的引脚C7与FPGA控制芯片的引脚AE23、存储芯片的引脚C8与FPGA控制芯片的引脚AE23、存储芯片的引脚A8与FPGA控制芯片的引脚AH14连接，存储芯片的引脚G1和引脚H8均与FPGA控制芯片的引脚AH19连接；

所述存储芯片的引脚F2与FPGA控制芯片的引脚AK16、存储芯片的引脚E2与FPGA控制芯片的引脚AL16、存储芯片的引脚G3与FPGA控制芯片的引脚AL21、存储芯片的引脚E4与FPGA控制芯片的引脚AK21、存储芯片的引脚E5与FPGA控制芯片的引脚AK17、存储芯片的引脚G5与FPGA控制芯片的引脚AJ17、存储芯片的引脚G6与FPGA控制芯片的引脚AL19、存储芯片的引脚H7与FPGA控制芯片的引脚AL20、存储芯片的引脚E1与FPGA控制芯片的引脚AK18、存储芯片的引脚E3与FPGA控制芯片的引脚AL18、存储芯片的引脚F3与FPGA控制芯片的引脚AJ19、存储芯片的引脚F4与FPGA控制芯片的引脚AK19、存储芯片的引脚F5与FPGA控制芯片的引脚AM15、存储芯片的引脚H5与FPGA控制芯片的引脚AM16、存储芯片的引脚G7与FPGA控制芯片的引脚AP16、存储芯片的引脚E7与FPGA控制芯片的引脚AP17连接；

所述存储电路还包括电阻RJ7、电阻RJ8、电阻RJ9、电阻RJ10、电阻RJ11、电阻RJ12、电阻R35、电阻RJ13、电阻RJ14、电阻RJ15、电阻RJ16和可编程只读存储器PROM，存储芯片的引脚F7与电阻R42串联后接FPGA控制芯片的引脚J20；

所述电阻RJ7、电阻RJ8、电阻RJ9、电阻RJ10、电阻RJ11和电阻RJ12并联，电阻RJ7、电阻RJ8、电阻RJ9的一端均与直流电源连接，电阻RJ10、电阻RJ11和电阻RJ12的一端均接地；

所述存储芯片的引脚F8与电阻RJ7和电阻RJ10并联后接FPGA控制芯片的引脚H13，引脚G8与电阻RJ8和电阻RJ11并联后接FPGA控制芯片的引脚H19，引脚B4与电阻RJ9和电阻RJ12并联后接FPGA控制芯片的引脚J14；

所述存储芯片的引脚E6和引脚F6与电阻R35串联后接地，引脚C6和引脚A4分别与电阻RJ14和电阻RJ16串联，引脚D4与电阻RJ13和电阻RJ15并联，电阻RJ15的一端接地，电阻RJ13、电阻RJ15、电阻RJ14和电阻RJ16并联后接直流电源；

所述存储芯片的引脚H2、引脚H4、引脚H6和引脚B2并联之后接地，引脚G4、引脚D5和引脚D6并联后接直流电源，引脚A6和引脚H31并联后接可编程只读存储器PROM；

所述信号分析电路包括信号分析芯片、模数转化器AD、电容C21、电阻R106、电阻R107、电容C22、电容C23、有源晶振、电容C24、电容C25、电阻R108、电阻R109、电容C18、电阻R105、电容C17、电容C19、电阻R180、电阻R170和电阻R190；所述信号分析芯片的引脚1和引脚21分别连接模数转化器AD，引脚57和引24分别连接直流电源，引脚36、引脚45和引脚46分别连接交流电源，引脚37和引脚44为正向输入端，引脚38和引脚43为反向输入端，引脚41为CML接口；

所述信号分析芯片的引脚49与电容C21、电阻R106、电阻R107和电容C22串联，电容C22与电容C23并联，电容C22和电容C23的一端分别为第一信号输入端和第二信号输入端；

所述有源晶振的引脚3与电阻R107和电阻R106并联，并输出32MHZ的时钟频率，引脚2接地，引脚1与电容C24串联后接地，引脚4与电阻R108、电阻109和电容C25并联，电容C25和电阻R109的一端分别接地，电阻R108的一端接模数转化器AD，电容C24与电阻R108、R109并联；

所述信号分析芯片的引脚50与电容C18、电阻R105并联后接地，引脚39与电容C17、电容C19、电阻R180、电阻R170并联，电阻R170的一端接地，引脚40与电阻R180、电阻R170并联，引脚42与电阻R190串联后接地，引脚65接地；

所述信号分析芯片的引脚33与FPGA控制芯片的引脚J17、信号分析芯片的引脚34与FPGA控制芯片的引脚L19、信号分析芯片的引脚35与FPGA控制芯片的引脚K19、信号分析芯片的引脚47与FPGA控制芯片的引脚AH12、信号分析芯片的引脚48与FPGA控制芯片的引脚AG13、信号分析芯片的引脚51与FPGA控制芯片的引脚AH20、信号分析芯片的引脚52与FPGA控制芯片的引脚AJ21连接；

所述信号分析芯片的引脚12与FPGA控制芯片的引脚E16、信号分析芯片的引脚13与FPGA控制芯片的引脚E17、信号分析芯片的引脚14与FPGA控制芯片的引脚E14、信号分析芯片的引脚15与FPGA控制芯片的引脚D14、信号分析芯片的引脚16与FPGA控制芯片的引脚F20、信号分析芯片的引脚17与FPGA控制芯片的引脚G20、信号分析芯片的引脚18与FPGA控制芯片的引脚D15、信号分析芯片的引脚19与FPGA控制芯片的引脚D16、信号分析芯片的引脚22与FPGA控制芯片的引脚D20、信号分析芯片的引脚23与FPGA控制芯片的引脚E21、信号分析芯片的引脚25与FPGA控制芯片的引脚D17、信号分析芯片的引脚26与FPGA控制芯片的引脚C17、信号分析芯片的引脚27与FPGA控制芯片的引脚F19、信号分析芯片的引脚28与FPGA控制芯片的引脚E19连接；

所述信号分析芯片的引脚11与FPGA控制芯片的引脚G18、信号分析芯片的引脚56与FPGA控制芯片的引脚AJ14、信号分析芯片的引脚55与FPGA控制芯片的引脚AL23、信号分析芯片的引脚54与FPGA控制芯片的引脚AK24、信号分析芯片的引脚53与FPGA控制芯片的引脚AK13、信号分析芯片的引脚10与FPGA控制芯片的引脚AK23连接；

所述信号分析芯片的引脚9与FPGA控制芯片的引脚F16、信号分析芯片的引脚8与FPGA控制芯片的引脚D24、信号分析芯片的引脚7与FPGA控制芯片的引脚E23、信号分析芯片的引脚6与FPGA控制芯片的引脚F14、信号分析芯片的引脚5与FPGA控制芯片的引脚F15、信号分析芯片的引脚4与FPGA控制芯片的引脚F24、信号分析芯片的引脚3与FPGA控制芯片的引脚E24、信号分析芯片的引脚2与FPGA控制芯片的引脚AH24、信号分析芯片的引脚63与FPGA控制芯片的引脚AJ24、信号分析芯片的引脚62与FPGA控制芯片的引脚AK12、信号分析芯片的引脚61与FPGA控制芯片的引脚AJ12、信号分析芯片的引脚60与FPGA控制芯片的引脚AH23、信号分析芯片的引脚59与FPGA控制芯片的引脚AJ22、信号分析芯片的引脚58与FPGA控制芯片的引脚AL13连接。