[发明专利]一种基于FPGA的模板卷积实现方法和系统

说明书

技术领域

本发明涉及图像处理技术领域，尤其涉及一种基于FPGA的模板卷积实现方法和系统。

背景技术

在数字图像处理中，空间域对图像进行处理是一类重要的方法。常见一些空间滤波操作，包含线性和非线性，经常涉及到的重要运算就是图像卷积运算。由于卷积运算需要非常大的乘—加运算量，因此导致处理高分辨率图像耗时过久。统的实现方法是采用通用CPU或DSP做处理机，通过流水线方式进行模板卷积运算。由于CPU或DSP速度的限制，对于高速实时的设计，传统方法不再能满足要求。

发明内容

为了解决上述问题，本发明通过提供一种基于FPGA的模板卷积实现方法和系统。

本发明采用的技术方案一方面为一种基于FPGA的模板卷积实现方法，包括步骤：获取图像数据的数据位宽，基于所述数据位宽选择对应深度的寄存器组；获取图像数据并存入所述寄存器组，获取卷积系数并存入ROM；获取用于关联所述寄存器组与所述卷积系数的选择参数；提取寄存器组存储的数据和对应卷积系数并进行乘法运算，基于加法器组将所述乘法运算的结果相加以实现卷积运算。

优选地，基于所述数据位宽选择对应深度的移位寄存器组,所述移位寄存器组用于获取图像数据,所述寄存器组从所述移位寄存器组获取图像数据并存储。

优选地，获取待处理的图像数据的数据量参数和窗口大小参数；基于数据量参数从寄存器组中选择对应数量和排列的寄存器并存入图像数据；基于所述窗口大小参数提取对应排列的寄存器存储的数据并和其对应的卷积系数进行乘法运算,加法器组获取所述乘法运算的结果相加以实现卷积运算。

优选地，所述卷积系数存储于Hex文件，所述Hex文件存放于所述ROM。

优选地，所述加法器组获取所述乘法运算结果并基于树形结构进行加法运算。

本发明采用的技术方案另一方面为一种基于FPGA的模板卷积实现系统，包括：参数输入模块，用于获取图像数据的数据位宽，基于所述数据位宽选择对应深度的寄存器组；数据输入模块，用于获取图像数据并存入所述寄存器组，获取卷积系数并存入ROM；计算模块，用于获取用于关联所述寄存器组与所述卷积系数的选择参数；计算模块，还用于提取寄存器组存储的数据和对应卷积系数并进行乘法运算，基于加法器组将所述乘法运算的结果相加以实现卷积运算。

优选地，所述参数输入模块，还用于基于所述数据位宽选择对应深度的移位寄存器组；所述移位寄存器组用于获取图像数据,所述寄存器组从所述移位寄存器组获取图像数据并存储。

优选地，还包括窗口模块，用于获取待处理的图像数据的数据量参数和窗口大小参数；所述数据输入模块基于数据量参数从寄存器组中选择对应数量和排列的寄存器并存入图像数据；所述计算模块基于所述窗口大小参数提取对应排列的寄存器存储的数据并和其对应的卷积系数进行乘法运算,加法器组获取所述乘法运算的结果相加以实现卷积运算。

优选地，所述卷积系数存储于Hex文件，所述Hex文件存放于所述ROM。

优选地，所述加法器组获取所述乘法运算结果并基于树形结构进行加法运算。

本发明的有益效果为选择匹配图像数据的寄存器组存储数据，选择ROM存储卷积系数，通过寄存器和卷积系数的对应关系进行乘法运算，通过加法器组进行乘积的加法运算以实现卷积运算，能够改善卷积处理结果，提高处理效率。

附图说明

图1所示为基于本发明实施例的FPGA基本结构的示意图；

图2所示为基于本发明实施例的卷积基本模块的示意图；

图3所示为基于本发明实施例的乘法示意图；

图4所示为基于本发明实施例的加法树示意图。

具体实施方式

以下结合实施例对本发明进行说明。

基于发明的实施例1，一种基于FPGA的模板卷积实现方法，包括步骤：获取图像数据的数据位宽，基于所述数据位宽选择对应深度的寄存器组；获取图像数据并存入所述寄存器组，获取卷积系数并存入ROM；获取用于关联所述寄存器组与所述卷积系数的选择参数；提取寄存器组存储的数据和对应卷积系数并进行乘法运算，基于加法器组将所述乘法运算的结果相加以实现卷积运算。

基于实施例的方法，还包括：基于所述数据位宽选择对应深度的移位寄存器组,所述移位寄存器组用于获取图像数据,所述寄存器组从所述移位寄存器组获取图像数据并存储。