[发明专利]三维垂直型存储器电路及位线与字线电压配置方法

说明书

技术领域

本发明涉及集成电路技术领域，特别是涉及一种三维垂直型存储器电路及位线与字线电压配置方法。

背景技术

三维集成电路(3D-IC)是集成电路产业发展的方向之一。三维集成电路可分为晶圆——晶圆堆叠，裸片——晶圆堆叠和单片三维集成电路。其中，属于单片三维集成电路的三维存储器发展最快。

集成电路存储器被广泛应用于工业类和消费类电子产品。根据存储器能否掉电存储，又可被划分为易失存储器和非易失存储器。非易失存储器，包括闪存(flash memory)、磁存储器(magnetoresistive random-access memory，MRAM)、阻变存储器(resistance random-access memory，RRAM)、相变存储器(phase change memory，PCM)等。阻变存储器、相变存储器、磁存储器利用存储材料或存储器件在低阻态(low resistance state，LRS)与高阻态(high resistance state，HRS)时不同的电阻状态来实现数据的存储。通过特定的电脉冲将存储材料或存储器件实现从低阻态到高阻态的转变，称为RESET操作；实现从高阻态到低阻态的转变，称为SET操作。RESET操作和SET操作统称为写操作。

一种垂直型的三维存储结构被认为在密度和制造成本上具有优势。图1为三维垂直型存储器结构示意图。该结构中，在垂直方向形成多个圆柱形电极，作为本地位线(LBL)1312；在圆柱形电极的外围边墙填充存储材料；在平面方向形成多个平面电极，作为字线(WL)11；在圆柱形电极和平面电极的相交处形成存储单元1313；位线(BL)12位于圆柱形电极的底部，用于操作x方向的圆柱形电极；源线(SL)132通过垂直晶体管(VT)1311选择y方向的圆柱形电极；其中，共用一条源线的存储单元所在的区域被称为“页(page)”。与传统的二维存储器和三维交叉堆叠型存储器不同，单独的选通器件在三维垂直型存储器中不被允许。因此，三维垂直型存储器采用一种自选通单元(SSC)，该单元可以同时实现存储和选通的功能；当自选通单元两端电压小于其阈值电压且大于零时，自选通单元关闭，被认为处在半选通态。

如图2所示，传统的三维垂直型存储器位线与字线电压配置方法为：在对传统三维垂直型存储器进行读操作或写操作时，将其所有位线、字线及源线均置为0V；当读/写脉冲信号到来时，将选中存储单元所在的源线置为电源电压V_DD，将所述选中存储单元所在的字线置为读/写操作电压V_R/V_W。此种三维垂直型存储器位线与字线电压配置方法有以下缺点：首先，子阵列中的大量存储单元会被同时读取，若BL的个数为1024，则一次会同时读取1024bit，数目过多，并不符合工程设计的要求；其次，字线上所有的存储单元都会被充电至读电压，而三维垂直型存储器中同一根字线上的存储单元是很多的，这会拉大瞬态读电流并减慢读取速度；最后，选中字线经存储单元至未选中位线，再经存储单元至未选中字线，存在多条漏电路径，易造成误读取。

因此，如何改善三维垂直型存储器位线与字线电压配置方法，实已成为本领域技术人员亟待解决的技术课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维垂直型存储器电路及位线与字线电压配置方法，用于解决现有三维垂直型存储器位线与字线电压配置方法存在同时读取存储单元的数量过多，在对存储单元充电至读电压时，会拉大瞬态读电流并减慢读取速度及漏电路径较多，易造成误读取的问题。

为实现上述目的及其他相关目的，本发明提供一种三维垂直型存储器电路，所述三维垂直型存储器电路包括：

三维垂直型存储器，所述三维垂直型存储器包括在水平方向上与至少一条字线连接、在垂直方向上与至少一条位线连接的至少一个三维垂直型存储器子阵列，所述三维垂直型存储器子阵列包括至少一个阵列页及与所述阵列页连接的源线，其中，所述阵列页包括水平方向上的所述字线，垂直方向上通过垂直晶体管与所述位线对应连接的至少一条本地位线，及位于所述字线与所述本地位线交叉点的存储单元；

与所述字线连接的字线配置模块，用于根据地址信号选中一字线，以控制选中字线上的待操作存储单元，实现对其进行读操作或写操作；

与所述位线连接的位线配置模块，用于根据所述地址信号选中一位线，以控制选中位线上的待操作存储单元，实现对其进行读操作或写操作；