[发明专利]具有降低电容可变性的半导体设备中的电容结构

说明书

本发明涉及具有降低电容可变性的半导体设备中的电容结构，其中，一种电容器，例如一N阱电容器，其位于一半导体设备中，并包含有一浮动半导体区域，其允许该电容器的该通道区域的一负偏压，同时抑制进入该基板的深度的渗漏。在此方法中，N阱基电容器可在设备级中予以提供，并在一相当宽的电压范围内具有一本质上平坦的电容/电压特性。因此，可使用半导体基N阱电容器取代形成于金属化系统中的交替极性电容器。

技术领域

一般而言，本发明涉及半导体设备，如集成电路，其中，基于例如RF应用等优越的设备性能及/或扩展设备功能，除了如晶体管等有源电路元件之外，无源电路元件，特别是电容器也必须予以提供。

背景技术

随着半导体行业的不断进步，可以制造出掺杂有大量的电路元件的集成电路，例如晶体管等。除了晶体管元件，其通常以数字转换器及/或模拟组件的形式提供以控制该半导体设备内部的电压及/或电流，集成额外功能至一单一半导体设备中也不断发展，从而于一单芯片(SoC)上形成更完整的系统。因此，除了通常使用的用于去耦以及信息存储目的的电阻和电容之外，无源电路元件，例如电感、电容等，必须在越来越多的集成电路中实现。

例如，许多制造业的战略为在复杂集成电路设计中引入电容结构，例如，作为去耦电容，用于稳定例如工作电压，特别是在关键设备区域内，其中，快速切换晶体管元件可能会导致适度的高瞬态电流。为此，例如基于半导体的电容结构，在有源半导体材料中具有一电极，其可有目的地设置于该半导体设备中的适当位置，从而降低电源电压波动。在其他情况下，多个电容器已被纳入以形成存储区域，如动态RAM区域。在这些存储区域中，一个比特(bit)的信息通常使用一个电容器以及一个相关的晶体管进行存储，其中，从实现以高比特密度方面来看，电容器通常作为深沟槽电容器而被提供，但是其中可能需要形成一深沟槽并用导电材料和绝缘材料适当填充该沟槽的额外的复杂工艺步骤。

当在一半导体设备的“设备”级别(即半导体材料中或半导体材料上)中提供电容结构时，其也用于形成该有源电路元件，例如，基于公认的CMOS技术的硅基集成电路中的逻辑区域的精密晶体管，由于这些结构在例如电容/面积比，中等频率的频率响应等方面相对具有优越性，其优选的实施方式是作为NMOS电容器。因此，在CMOS集成电路中的NMOS电容器已在设备结构中被广泛的采用，从而，这些NMOS电容器代表了设备级别的“标准”电容器类型。出于此原因，已开发出许多适当的工艺策略，并可用于和设备级别中的晶体管一起形成此类NMOS电容器。

在半导体制造的最新发展中，不仅电路元件的临界尺寸，如晶体管的栅极长度等，不断减小，因此目前到达的栅极长度为30纳米并且大大减少了平面晶体管的配置，同时在降低功耗以及增加功能方面也已得到了解决。例如，对于一集成电路中的时间临界信号路径(time critical signal paths)而言，基于高K介电材料与含金属电极材料组合的复杂栅极电极结构可能经常被使用，从而减小了静态栅极漏电流，同时还提供了栅极介电的一个非常低的氧化物等效厚度，这是适当的静态栅极控制所必要的。一般而言，在更小的时间临界电路区域，具有增加厚度的栅极介电材料结合中等高电源电压的晶体管元件被用于设备的设计中。